Estoy tomando un curso de arquitectura comp, y tenemos la tarea de escribir un sumador de 32 bits de anticipación en VHDL. El instructor proporcionó la instrucción y el diagrama. 
MientrasleíaelartículodeWikipedia,metopéconelsiguientediagrama.
Dado que C4 ya está disponible, ¿cuál es el propósito de PG & GG salidas, ??? Estoy tratando de encontrar, si el diagrama de los instructores está completo.
Gracias!
El diagrama de bloques de un CLA de 16 bits se divide en cuatro grupos de 4 bits y comprende un circuito combinatorio, a saber, el generador de acarreo anticipado. El término Gk denota el acarreo generado por el grupo, mientras que Pk denota el acarreo propagado por el grupo. Los cuatro grupos generan sus transportes internos individuales y luego los bits de suma. La sección carry carry, GG, y la sección carry carry, PP, también se calculan.
Lea otras preguntas en las etiquetas adder carry-look-ahead