Consejos para la puesta a tierra y la colocación de blindajes

Navega tus respuestas
1

Estoy trabajando en un diseño de placa que incluye un ADC y un DAC. La placa se adjunta a los encabezados de la placa de desarrollo de FPGA Spartan 6 Mojo V3 . El ADC tiene que captar una señal silenciosa al mismo tiempo que el DAC está emitiendo una señal. Mi objetivo es reducir el acoplamiento entre la ruta de la señal ADC y la ruta de la señal DAC lo mejor que pueda, y también aislar el acondicionador de señal / ADC del ruido generado por el FPGA.

El ADC y el DAC se ejecutan a 200MSPS, con las conexiones de reloj y datos portadas a través del encabezado de la placa de desarrollo. Me desharé del encabezado más adelante al colocar el FPGA y el ADC / DAC en una sola placa, por lo que por ahora estoy ignorando los problemas de acoplamiento entre los pines del encabezado.

Sigo las recomendaciones de la respuesta en este hilo sobre la conexión a tierra. He leído las referencias proporcionadas por esta respuesta y otras referencias (ver más abajo) sobre la conexión a tierra, y estoy tratando de implementarlas.

Mi plan es hacer un tablero de 4 capas, con pila:

  1. Señal (con movimiento del suelo alrededor de las líneas de señal)
  2. Tierra (obtenida por los pines de cabecera de la placa FPGA)
  3. 5V (obtenido por el pin del encabezado de la placa FPGA)
  4. tierra

Estoy planeando aprovechar la partición del plano de tierra y del plano de potencia entre el DAC y el ADC. También me gustaría agregar una lata de escudo de RF ( algo así ), y aquí es donde tengo problemas para decidir qué debo hacer.

La opción 1 es dejar el ADC / DAC fuera de la caja de protección de RF. Vea el diagrama a continuación.

Ventajas : las líneas digitales que conectan ADC con FPGA no penetran en el escudo de RF. La línea de reloj tampoco penetra en el escudo de RF. La apertura del escudo de RF es pequeña, ya que solo tiene que permitir un rastreo de señal, un rastreo de potencia y un rastreo de voltaje de referencia.

Desventajas : el chip ADC está expuesto al acoplamiento radiado de FPGA / DAC / fuentes externas. La señal analógica en sí misma queda expuesta al abandonar el escudo de RF.

Laopción2esincluirelADC/DACdentrodelacajadeproteccióndeRF.Veaeldiagramaacontinuación.

Ventajas:elchipADCestáprotegidodefuentesradiadas,posiblementedefuentesexternasoDAC/FPGA.

Desventajas:laaperturadelescudoesmayor,yaquetienequeacomodarentre8y14líneasdeseñal,unalíneaderelojyunalíneadealimentacióndelregulador.Además,laslíneasdigitalespenetranenlaaperturadelescudoy,comoseconmutana200MHz,elruidopuedeacoplarsealosamplificadores.

¿Cuál es la mejor opción? Si tiene otros consejos para mejorar este diseño desde un punto de vista EMI / EMC, se lo agradecería.

Gracias de antemano!

    
pregunta Sergiy

1 respuesta

-1

A pesar de que CMRR puede ser de 100dB, por lo tanto, disminuye a medida que f aumenta debido a la ganancia * de los límites de producto BW.

Por lo tanto, aumente la impedancia de CM y reduzca la impedancia diferencial de derivación con la capacitancia del cable a una impedancia controlada, como 100-200 ohmios para pares trenzados blindados según la especificación del cable. Cuando se usa un estrangulador SMT CM o un estrangulador CM de ferrita en cable (toroidal o de concha), aumenta el Zcm sin afectar la impedancia del modo diferencial Zdm y, por lo tanto, se crea un LPF de LC para campos EM dispersos ya sea capacitivo o inductivo. Por lo tanto, se puede aplicar tanto al cable del "radiador no deseado" (por ejemplo, a todos los cables VGA) como al cable de entrada silencioso para la ruta de la señal.

Esto también se denomina BALUN porque convierte las líneas sig / gnd diferenciales desbalanceadas en líneas diferenciales BALanced solo en altas frecuencias, donde es necesario mejorar el rechazo de ruido. De ahí BAL-UN, una solución EMC de valor agregado bidireccional. Puede encontrar esto comúnmente utilizado en los cables de CC SMPS y en los pares trenzados del motor paso a paso y en todas las soldadoras Solidstate e incluso los cables del sensor EEG uV. También se utilizan en todos los filtros de línea de CA para SMPS y, a veces, dos bobinas CM para ampliar el rango del rango de frecuencia del CM, para pasar las especificaciones de emisión conducidas y también aumentar la inmunidad PLT de rayos con un LPF y CMRR mejorado de 0.1 nosotros transitoria línea de energía transitoria (PLT).

    
respondido por el Tony EE rocketscientist

Lea otras preguntas en las etiquetas

LED Strip no se ilumina suavemente [cerrado] velocidad GPIO en LPC812 MCU Cortex-M0 de NXP