¿Cuál es la condición de carrera alrededor de los flip-flops?

Una condición de carrera es un fenómeno relacionado con el tiempo. Un S-R FF estándar (dos compuertas NAND o NOR de acoplamiento cruzado) es estable para cualquier entrada estable.

La'diversión'estáenlaentradaS=1R=1,lasituacióndelamemoria.ElestadodelFFdependedequéestadovinoantesdel11,siera01elFFestáenelestadoQ=1,siera10elFFestáenelestadoQ=0.EsteeselefectodememoriaclásicodeunFF.

Perosiera00yambasentradascambiabana1losuficientementecercaunadelaotraeneltiempo,elFFpuedeentrarenunestadometaestable,quepuededurarsignificativamentemásqueeltiempoderetardodelaspuertas.Enesteestado,lassalidaspuedendesviarselentamentehaciasuestadofinal,omostrarunaoscilaciónamortiguadaantesdeestablecerseenelestadofinal.Eltiemporequeridoparaliquidaresilimitado,perotieneunadistribuciónquesecaerápidamenteparat>>retardodepuerta.

Enlaoperaciónnormal,desdelaentrada00,unaentradaseconvierteen1,yelbuclederetroalimentaciónenelflip-floppropagaesto(omásbien,laentrada0restante)atravésdeambaspuertas,hastaqueelFFseencuentraenunestadoestable.Cuandolaotraentradatambiénseconvierteen1,mientrasquelapropagacióndelaprimeratodavíaseestáproduciendo,esotambiéncomienzaapropagarse,ycualquierapuedeadivinarcuálganará.Enalgunoscasos,ningunoganainmediatamente,ylaFFentraenelestadometaestable.

Lacondicióndecarreraesque,desdeunestadodeentrada00,unaentradacambiaa0,ylasegundatambiéncambiaa0antesdequeseestablezcaelefectodelprimercambio.Ahoralosefectosdelosdoscambiosson'carreras'porprioridad.

LaexplicaciónqueseindicaesparaunFFderestablecimientodeconfiguraciónsimple(opestillo,ocómodeseallamarlo).Uncircuitodesencadenadopornivel(llamaríaaunLatch)puedeconsiderarsecomounRS-FFconambasentradassincronizadasporlaentradadehabilitación(CLKenestediagrama):

En este circuito, un simulativo 00 - > 11 la transición de las 'entradas' ocultas de las NANDS de acoplamiento cruzado todavía causa una condición de carrera. Dicha transición puede ocurrir (debido al retraso causado por el inversor) cuando la entrada D cambia simultáneamente y la entrada CLK cambia de 1 a 0.

Se puede pensar en un circuito de memoria real con reloj (activado por el borde) que consiste en dos pestillos, habilitados por los niveles de reloj opuestos (disposición maestro-esclavo). Obviamente, el primer pestillo todavía es susceptible a la misma condición de carrera.

GooglebuscaenGooglelasimágenesapropiadasqueobtuvede Cómo ¿Se almacenó 1 bit en Flip Flop? :)

La condición de carrera alrededor de los circuitos digitales se produce cuando el estado final de la salida depende de cómo llegan las entradas.

Los circuitos digitales tienen retrasos inherentes. Por lo tanto, es posible que una de las entradas llegue un poco más temprano o más tarde que otras, es decir, las entradas que debían estar presentes al mismo tiempo llegan en diferentes momentos debido a diferentes retrasos en su camino.

Como resultado de esto, la salida cambia de forma impredecible. En otras palabras, hay una carrera entre las entradas en cuanto a cuál afectará a la salida. En general, esto toma la forma de picos, que pueden ser altos o bajos.

Para su caso:

Considera lo que sucederá si tanto S como R son altas.

Supongamos q = 0 y q '= 1 inicialmente. Entonces

Si A llega antes que B, Q cambiará a Alto, lo que momentáneamente establecerá Q 'bajo, que a su vez debería haber mantenido Q alto idealmente, y así sucesivamente.

Ahora, después de un momento, B llega (muy corta duración). Esto activará Q 'High, que a su vez establecerá Q High.

Puedes verificar qué sucede cuando B llega antes que A.

Ahora en realidad, hay 2 cosas que suceden aquí:

1) La salida depende momentáneamente de qué entrada llega primero. Esta en esencia es la condición de carrera.

2) El estado final es q = 1 y q '= 1. Esto NO es una condición de raza. Esto es simplemente un estado inválido. Idealmente, Q y Q 'deben ser opuestos, lo que no es el caso aquí.

Espero estar en lo correcto.

Todas las respuestas

En primer lugar, no es una raza alrededor del condión ... no lo confunda ... su condición de carrera ...

Cuando S = R = 1 Q = Q '= 1. Está bien definido ... pero el problema surge cuando S y R cambian simultáneamente a 0 desde 1 (alto a bajo)

Los transistores intentarán salir de la saturación ...

Ahora, ambos transistores Qr y Q intentarán salir de la saturación ... pero como el retardo de saturación si los transistores rara vez pueden ser iguales en la producción en masa ... el transistor con menos retardo de saturación ganará ... y se enclavará el circuito ...

Si Qr es más rápido, el voltaje en M caerá y Q = 0 Si Qs es más rápido, el voltaje en N caerá y Q '= 0

Por lo tanto, la salida es impredecible

Incluso si las velocidades son iguales, las salidas Q y Q 'oscilarán entre 1 y 0 y luego entre 0 y 1 Por lo tanto, la salida es inestable ...

Creo que el caso 1 es apropiado. ie., Cuando ambas entradas de un latch SR son '1', entonces la salida es inestable.

Ahora, desde S = R = '1' la entrada se cambia a S = R = '0' en esta condición en la que se supone que la salida es el estado anterior. Pero el estado anterior era inestable. Por lo tanto, la salida puede bloquearse en '1' o '0'. No se puede predecir.

Entonces, el caso 2 es correcto si la entrada se cambió de '11' a '00'.

Siempre que proporcionemos 1 tanto a J como a K en el Flip Flop de JK, se supone que la salida debe complementar la salida anterior. Esto se denomina condición de carrera alrededor (similar al mismo concepto en "sistema operativo", donde la salida final depende de la secuencia mediante la cual se ejecutan los procesos).

Para superar este problema, usamos flip-flop maestro-esclavo.