Actualmente estoy estudiando para las finales (ya tengo las soluciones aquí, así que esto no me está ayudando a omitir hacer la tarea ni nada de eso).
Mi profesor ha realizado un trabajo insatisfactorio explicando el funcionamiento paso a paso de este circuito en particular, por lo que estoy realmente confundido:
- cómo se están generando las columnas y
- cómo se detectan los errores.
Si alguien pudiera ayudar a explicar cómo funciona esto, lo apreciaría muchísimo.
Problema: para el circuito de código de corrección de un solo error, complete la respuesta a la recepción hasta donde sea necesario, determine si se detectó algún error y, de ser así, qué símbolo se corrigió.
Solución: la segunda posición desde la última posición se corrige, produciendo 0110100, el tiempo de izquierda a derecha.
ACTUALIZACIÓN : Creo que finalmente tengo una comprensión muy dura de este circuito, excepto por un problema. Si pudiera echar un vistazo a esta explicación propuesta y ver si es correcta, volvería a estar muy agradecido.
Este es un circuito de detección de errores. Le dirá dónde está el error en la palabra de código dada al emitir un 1 en la parte superior derecha. Para los primeros siete dígitos de la palabra en clave que se ingresan, se almacenan en el registro y se realizan ciclos a través del registro de desplazamiento de realimentación para llegar a los 3 bits en la séptima temporización. Si estos tres bits de verificación son distintos de cero, entonces hay un error. El lado derecho de la compuerta AND se habilita en la séptima temporización, lo que significa que la salida de esa compuerta AND será un 1 cuando la entrada a la compuerta AND anterior sea 001.
Por lo tanto, esperamos que el registro de realimentación del cambio continúe circulando por sí mismo (la línea superior del XOR que ingresa al registro de retroalimentación del cambio es constantemente 0 durante este proceso de ciclo de temporización posterior al séptimo, por lo que siempre es el contenido del registro final XOR'd con 0). Una vez que 001 se manifiesta en los tres registros, la compuerta AND genera un 1 y es XOR'd con el contenido del registro de retardo de 7 unidades dado, lo que produce la ubicación del error.
El problema que tengo con esto es que dice que la solución correcta es que el bit de error estaba en el bit segundo a último. ¿No está el error en el bit tercero a último porque debemos esperar hasta que el reloj se actualice en los registros para que el 001 se introduzca en la puerta AND en el decimotercer momento?