Inversor construido utilizando transistores LDMOS

Aquí está el esquema de estas preguntas como prometí:

Me preocupaba la corriente que fluye en el divisor de resistencia, pero no es tan malo como pensaba. 500 uA para una señal de salida de 100 kHz funciona perfectamente. La capacitancia de entrada de los transistores está en el nivel de pocos fF. Los transistores muy grandes pueden lograr una capacitancia de entrada igual a un solo pF, pero la corriente elegida del divisor de voltaje puede encender / apagar el PMOS relativamente rápido.

El único comentario que tengo es el hecho de que, cuando la salida baja, puede haber bajo nivel de carga en la compuerta del PMOS y el voltaje de la fuente de la compuerta puede ser inferior a 25 V. Puede ser resuelto simplemente controlando la salida de los transistores PMOS y NMOS sin utilizar un reloj superpuesto

Lo que estás buscando es un circuito de traductores de nivel.

El núcleo de esta imagen es lo que buscas. No hay corriente de reposo.

EstaimagenserecortadelartículodeEE-Times aquí , ya que proporciona un buen fondo.

He implementado circuitos similares muchas veces. También se puede usar para cambiar el carril negativo, pero el circuito se invierte y los transistores se invierten (PMOS para NMOS, etc.). El problema es que solo puede mover un riel a la vez, es decir, primero el riel inferior y luego el riel superior. Tener un inversor de salida es útil ya que este circuito es sensible a la carga en los nodos internos de T5 y T7.

Debe reconocer que el aspecto clave del circuito se puede reducir a lo siguiente:

^{simular este circuito : esquema creado usando CircuitLab}