MSP430 UCS - Fuente FLL / DCO

1

Estoy tratando de entender mejor todo el mecanismo del sistema de reloj en MSP430 de TI.

Entiendo que al hacer esta línea de código, estoy asignando a REFO como la referencia del reloj al FLL / DCO

UCS_clockSignalInit(
   UCS_FLLREF,
   UCS_REFOCLK_SELECT,
   UCS_CLOCK_DIVIDER_1);

Sin embargo, según la documentación, puedo pasar a UCS_clockSignalInit otros valores entre ellos es UCS_DCOCLK_SELECT y hacer lo siguiente:

UCS_clockSignalInit(
   UCS_FLLREF,
   UCS_DCOCLK_SELECT,
   UCS_CLOCK_DIVIDER_1);

Esto no está claro para mí. Por lo que entiendo, la llamada de función establece el DCO como el reloj de referencia para el FLL / DCO en sí. ¿Alguien puede explicarme cómo / por qué esto es posible?

    
pregunta Tsef

1 respuesta

0

La configuración de UCS_DCOCLK_SELECT como "fuente de reloj para FLL" es posible solo porque la API se construye de esta manera (mal se puede decir, pero he visto cosas peores). Esto no es válido, y no es posible en hardware. Por alguna razón (¿espacio, simplicidad?) TI quería hacer una función para configurar las fuentes para las 3 señales de reloj (es decir, ACLK , MCLK y SMCLK ) Y para FLL que es algo diferente de esos tres.

En el diagrama de UCS en la guía del usuario, encontrará que FLL y DCO son en realidad un módulo grande (rodeado por un cuadro etiquetado como "FLL"). Puede generar una señal de entrada a FLL solo desde XT1CLK, XT2CLK o REFOCLK y como salida obtiene DCOCLK y DCOCLKDIV que se pueden transferir como fuente al ACLK y o MCLK y / o SMCLK.

Consulte el diagrama que mencioné y tal vez intente colorear los cables (hice esto y me ayudó :).

    
respondido por el iwasz

Lea otras preguntas en las etiquetas