Análisis nodal: qué hacer cuando un supernodo abarca todo el circuito

Navega tus respuestas
1

Estoy de vuelta otra vez con una pregunta de análisis nodal. Estoy mejorando, pero he vuelto a un problema.

Considere el siguiente circuito con el nodo inferior como tierra:

Específicamente no sé cómo tratar con las dos ramas de la parte inferior izquierda. Cuando aplico KVL obtengo ecuaciones de la forma v1 = v1 y v2 = v2, lo cual no es útil. Uno de ellos también es una fuente dependiente, por lo que no puedo usar las transformaciones de origen por lo que sé.

Sé que este problema debería ser mucho más fácil con el análisis de la corriente de malla. Desafortunadamente, estoy haciendo este problema con fines educativos y se espera que podamos resolver este problema con el análisis nodal también.

Gracias de antemano otra vez, Joshua

    
pregunta Joshua Schroijen

2 respuestas

1

No necesitas hacer nada raro para manejar las ramas inferiores de la izquierda. Trate la fuente de voltaje dependiente de la misma manera que lo haría con una fuente independiente. Si \ $ V_1 \ $ es el nodo entre los resistores de 10 y 20 ohmios, \ $ V_2 \ $ es el nodo entre el resistor de 40 ohmios y la fuente de 120 V, y \ $ V_3 \ $ es el nodo entre la fuente de corriente dependiente y la resistencia de 80 ohmios:

$$ \ frac {V_1 - 100 \ \ mathrm V} {10 \ \ Omega} + \ frac {V_1 - 4V_O} {20 \ \ Omega} + \ frac {V_1 - V_2} {40 \ \ Omega} = 0 $$

Has introducido una nueva variable (\ $ V_O \ $), por lo que necesitas otra ecuación para resolver el circuito. Esta ecuación debe definir \ $ V_O \ $ en términos de los voltajes de los nodos. En este caso, \ $ V_O \ $ es simplemente igual a uno de los voltajes de nodo:

$$ V_O = V_3 $$

Puede usar una técnica similar para la fuente actual dependiente.

    
respondido por el Adam Haun
-1

Sea X el voltaje del nodo en la unión de las resistencias 10/20/40, luego

(100-X) / 10 + (4Vo-X) / 20 = [X- (Vo-120)] / 40 = Io

    
respondido por el Chu

Lea otras preguntas en las etiquetas

Problema de convergencia en pspice pero no en ltspice Porting Costas Loop de Matlab a FPGA