VHDL: ¿Se usa el alias solo para referirse al subconjunto de std_logic_vector?

Navega tus respuestas
1

He visto un alias declarado para controlar el subconjunto de un gran std_logic_vector. ¿Qué otras aplicaciones tiene?

    
pregunta quantum231

0 respuestas

Lea otras preguntas en las etiquetas

¿Cómo aplicar Ziegler – Nichols a un sistema de termómetro-calentador? Encendido del taladro inalámbrico