¿Es este un buen diseño para la unidad de administración de batería basada en BQ40Z60?

Navega tus respuestas
1

¿Podría por favor echar un vistazo al diseño de la placa y decir si hay algunos errores estúpidos?

Intenté cumplir las siguientes características:

  • Corriente de descarga máxima: 10A
  • Corriente de carga máxima: 5A
  • Voltaje de carga: 19-24V
  • paquete de iones de litio 3S o 4S
  • Dimensiones del tablero pequeño

El tablero es de 2 capas, 70μm (2oz), 50x23mm (1968x906mil). En la imagen Layout.jpg he mostrado los puntos de conexión de la batería, la carga y el cargador.

Hojadedatos: BQ40Z60
Notas de la aplicación: sluua04c , sluub71

(esquemas, diseño y hojas de datos originalmente desde aquí: enlace )

    
pregunta Isaikin Roman

1 respuesta

0

Estas son principalmente nits de diseño, nada deslumbrante. Tenga en cuenta que las imágenes son bastante difíciles de leer.

  • Sería mejor organizar los rastros que se conectan a SGND para llegar al pad en una topología en estrella en lugar de los que comparten la vía en la intersección de UI1_16 y R12_1.

También hay algunas áreas en las que se podrían usar fuentes continuas de cobre para guardar el grabador; solo cúbralos con una máscara de soldadura donde no necesiten estar expuestos:

  • Las tres grandes almohadillas PGND en el lado derecho de la capa superior podrían unirse con un vertido moviendo la traza ADAPTER_ON para correr hasta la mitad entre 1 PH y PGND. Luego mueva las tres vías en el espacio vacío en el medio para hacer más espacio.

  • De manera similar, podría tener grandes vertidos SGND y PGND en la parte inferior izquierda.

Finalmente, ¿qué pasa con los mecánicos? Es un tablero rectangular completo sin recortes, protecciones o protuberancias y algunos componentes bastante cerca del borde. Debe estar bien. ¿Cómo va a ser apoyado?

    
respondido por el jbarlow

Lea otras preguntas en las etiquetas

VHDL: canalización con un bucle for No se puede encontrar VREG reductor en D2PAK con un pinout "extraño"