¿Cómo funciona una etapa de amplificación de voltaje con Cascode o beta mejorada?

1

Estoy estudiando ingeniería eléctrica y acabamos de terminar un proyecto en el que tuvimos que construir un amplificador de potencia. Pero creo que puedo hacerlo mejor que lo que hicimos.

Leí Distortion In Power Amplifiers donde Douglas Self discute varias etapas VAS y sus beneficios sobre la etapa básica de la CEC.

Ensusresultados,elcircuitoCyDfuncionanmejor,aparentementealaumentarlaretroalimentaciónnegativalocalatravésdeCdom.

Segúntengoentendido,Cdomesmuypequeño(pF)ysirveparahacerqueelcircuitoseadeprimerordenalfiltrarlasfrecuenciasmuyaltas.¿Noesesencialmenteuncircuitoabiertoparafrecuenciasdeaudio?LaúnicaventajadeCyDpareceserunaimpedanciadeentradaposiblementemejorada.

IntentésimularsuscircuitosenLTspice(aunquetodosloscircuitosdepolarizaciónnoestánincluidosensusesquemas),perotantolaversiónbetamejoradacomoelCascodenofuncionanmuybien.

archivo LTSpice

¿Alguien puede explicar cómo funcionan estos circuitos y qué estoy haciendo mal?

    
pregunta Pepijn

1 respuesta

0

El VAS mejorado ofrece una alta impedancia de entrada, pero sus principales ventajas se encuentran en otros lugares. En un amplificador estándar de tres etapas, el VAS mejorado con Beta aumenta el techo OLG a algo así como 115-120dB, lo que hace que haya más GNFB disponible para la misma ganancia de bucle cerrado, lo que da como resultado un THD y un Zout mucho más bajos.

Su principal problema es el horrible comportamiento de recorte. Pero eso se puede resolver fácilmente con una resistencia de 220 ohmios en serie con un diodo de pinza (diodo de señal normal como 1N4148) conectado desde la base del primer transistor al colector del segundo transistor, dando características de saturación suave y garantizada de sobrecarga sin pestillo. Con eso agregado, el VAS mejorado es un claro ganador en todas las seis configuraciones.

Teniendo en cuenta la aplicación práctica de la configuración, en su simulación del VAS mejorado hay algunos problemas aparentes: a) No debe haber un condensador en paralelo con la resistencia del emisor del segundo transistor. b) La entrada debe estar en forma de una corriente (desde un nodo de salida de colector, por ejemplo, el par de cola larga), con referencia al riel negativo. c) El primer colector del transistor debe estar conectado a tierra, no al riel positivo.

    
respondido por el mass defect

Lea otras preguntas en las etiquetas