Tengo este oscilador MEMS SIT8009 a una frecuencia de 125MHz (también igual con un OSC52 de SiWard a 25MHz) seguido de un controlador de 1 a 4 relojes para distribuir el reloj en múltiples ICs.
Al diseñar, siempre me pregunto cuáles son las "mejores" prácticas de diseño para ellos, ya que son fuentes de señal de alta velocidad y casi siempre tengo problemas de EMC relacionados con estas frecuencias. Esto no significa, por supuesto, que la fuente de los problemas sean estos osciladores. Pero, sin embargo, busco formas de mejorar el diseño en esta esquina.
¿Tiene alguna guía específica que siga al diseñar dichos componentes?
Algunos de los que uso son los siguientes:
- El conductor se encuentra físicamente cerca del oscilador
- Los condensadores de desacoplamiento se colocan cuidadosamente cerca de los pines de suministro
- Normalmente uso un cordón de ferrita para crear un filtro en la fuente de alimentación
- En todas las capas debajo del oscilador y el controlador, no dirijo ninguna señal en absoluto
- Todas las salidas de reloj se proporcionan con una resistencia en serie utilizada para fines de terminación
¿Tienes algo más que proponer?
- Por ejemplo, ¿ayudaría el uso de cuentas de ferrita en las salidas del reloj? Me refiero a la descarga de armónicos de reloj superior
- Un "experto" me dijo una vez que hiciera lo siguiente: usar prácticamente una "Isla" GND de 3 lados (más como una península) debajo de los componentes que solo están conectados por un lado al resto del plano GND . El lado donde también salen las salidas. ¿Crees que tal enfoque ayudaría? Supongo que esto garantiza que no se induzca ruido en otras señales cercanas. ¿Hace algo más?