Ruido en la protección de polaridad inversa FET para ADC

1

Tengo un circuito ADC bastante preciso. Quiero proteger la tensión de alimentación de entrada (no la entrada ADC) de la polaridad inversa utilizando el transistor FET como se muestra en la siguiente imagen.

Me pregunto: ¿se ha introducido algún ruido o peor desempeño en las mediciones de ADC debido al uso de FET en la línea eléctrica? La fuente de alimentación también es voltaje de referencia para ADC. La alternativa para mí es simplemente no usar ningún re-pol. protección.

    
pregunta zupazt3

1 respuesta

0

Permite examinar el hundimiento del VDD, debido al interruptor FET de la serie y al capacitor de bypass local:

simular este circuito : esquema creado usando CircuitLab

La resistencia adicional del interruptor FET reducirá el VDD a ADC y al VREF. ¿Puedes aceptar eso?

El pin de referencia de 100 ohmios a ADC causa un error I * R, porque el pin de referencia requiere carga ya que el ADC realiza la conversión analógico-digital. El promedio de esa carga, con el tiempo, es un flujo de corriente continua; que los tiempos actuales 100 Ohm es el error de Ref.

    
respondido por el analogsystemsrf

Lea otras preguntas en las etiquetas