Estoy tratando de simular un circuito multiplicador de voltaje para una entrada de CC positiva usando amplificadores logarítmicos e inversor inversor implementado por amplificadores operacionales (uA-741) y diodos no ideales. La primera etapa toma el registro natural de dos entradas, que se suma al sumador inversor en la segunda etapa, se invierte utilizando una etapa de inversión de ganancia unitaria y, finalmente, se envía a una etapa antilog para obtener el producto de dos señales. No tengo ningún problema con la dependencia de la configuración de la temperatura y, por lo tanto, trato de mantenerlo simple.
El circuito parece estar bien hasta la última etapa, donde el diodo polarizado hacia adelante fuerza un diferencial de voltaje (aproximadamente 433 mV) entre los dos terminales de entrada del amplificador operacional, saturando así la salida. Obviamente, esto sucede porque la entrada a la etapa exponencial es demasiado alta.
Soy consciente de que se planteó un problema similar en el siguiente enlace: Multiplicador analógico que utiliza el problema de la lógica logarítmica y antloglogística
Sin embargo, el póster no pudo proporcionar información suficiente sobre sus entradas, modelos de componentes, etc. para obtener una respuesta adecuada. Alguien sugirió aumentar las resistencias que para mí no han podido resolver el problema.
Gracias por adelantado.
