Tengo un dispositivo / placa principal que se conecta a la PC USB. A bordo se encuentra LDO (1A) con entrada USB de 5V y salida de 1.8V - 3.6V. LDO alimenta la tarjeta maestra pero también las tarjetas esclavas (diferentes tarjetas diseñadas por otros, no yo) que se pueden conectar / desconectar a / desde la tarjeta maestra en cualquier momento (conexión en caliente). Existe la opción de que el dispositivo maestro tome el poder de las placas esclavas y, en este caso, LDO está desactivado.
El problema es el aumento de corriente. Cuando el dispositivo maestro está encendido y hay comunicación con la PC, si las placas secundarias están conectadas, debido a la sobrecorriente (límites de carga en las placas secundarias), hay una caída de voltaje en el LDO y la maestra se reinicia con la conexión perdida de la PC. Para manejar esto, utilicé una resistencia de pocos ohmios entre la línea VCC maestra / objetivo. Pero ahora estoy buscando una mejor solución.
Hay fusibles de PTC 0603 y 0805 (por ejemplo, para almacenar 250 mA y 500 mA de disparo, con 0,5-2,3 ohmios) que se pueden encontrar en muchas tarjetas USB, pero el tiempo de reacción (supongo) es un poco lento (0,1 s) .
Encontré que el agotamiento de N-MOSFET se puede usar como limitador de corriente ...
peroelproblemaesque,cuandolatarjetamaestraesalimentadaporlastarjetasesclavas,lacorrientefluiráendirecciónopuesta,sobreeldiodoFET,yhabrá(almenos)unacaída/diferenciade0.7Vdevoltajequeesinaceptable,porquelosdispositivosmaestro/esclavodeberíafuncionarenelmismovoltaje.
Hayunmicrochipdebajocosto(bidireccional)LND01.
Encontréelmodelohspiceenlínea,peronoséacercadelaconexióndediodo,ycómodefinirestoenladescripcióndeltransistordentrodehspice,parasimularalgo...
M1VdVgVs?LND01W=40mL=1.5uAD=1AS=1PD=4PS=4
NosésialgunosJ-FETycómo(porejemploJ105)sepuedenusarparaesto.
Todaslassolucionesintegradasqueencontréenlínea,nosonbidireccionalesonofuncionanconbajatensión(1.8V).Todoslosproductoscomercialesqueconozco,usandosreguladoresparamanejaresto,unoparaelmaestroyotroparaelobjetivo,ysielmaestroestá"alimentado" por el objetivo, entonces hay detección de voltaje con la salida LDO del dispositivo maestro de ajuste.
EDITAR: Soy nuevo en J-FET, pero no hay diodo interno y supongo que son dispositivos simétricos, por lo que pueden funcionar de la misma manera, con Vgs = 0 o Vgd = 0. Si simulo J105 con Vgs = 0, conecto un lado a 5V y otro a 100 uF de condensador en serie con una resistencia de resistencia de 5 ohmios y el otro lado (voltaje del capacitor) terminará a 5V. Si cambio la dirección D-S, corriente en dirección opuesta, la tapa se carga de nuevo a 5V. No puedo ver el humo blanco en el simulador, así que no sé si estoy haciendo algo mal. ¿Puede con JFET Vgs = 0 el flujo actual de ambas maneras?
Encontré esto ...
No se puede encontrar la hoja de datos del DEI1600, así que no sé si estos J-FET están conectados espalda con espalda como los SIC J-FET con diodo interno, o no.