diferencia entre LVDS y “LVDS de baja potencia”

Navega tus respuestas
1

Parece un doble énfasis, pero de hecho, el pin 25 del LTC2323 ( enlace ) me permite elegir entre:

  • CMOS (GND)
  • LVDS (IOVDD)
  • LVDS de baja potencia (dejar flotante)

Tan a menudo, la hoja de datos no se molesta en discutir la diferencia en absoluto y tampoco mi búsqueda de Google o Wikipedia resulta en la iluminación.

Quiero usar "LVDS": conecto las líneas digitales de manera diferente (terminadas en 100 ohmios) a un FPGA Spartan-6. El voltaje de IO es 2.5V. ¿Debo configurar el pin en LVDS o LVDS de baja potencia ?

    
pregunta divB

2 respuestas

0

Como se muestra en la página 4 de la hoja de datos, el voltaje sobre la resistencia de carga de 100 es menor en el modo de bajo consumo, es decir, la corriente es menor:

LVDS es un estándar (TIA-644). Puede usar el modo de bajo consumo si su FPGA tiene un receptor más sensible que puede hacer frente a 75 mV (la hoja de datos le dirá esto).

    
respondido por el CL.
0

La página 22 de la hoja de datos tiene la respuesta, un modo es único y el otro es diferencial.

Sin embargo, no indica lo que sucede cuando flota.

Ahora, la figura 22 muestra que llegó a 2V5 y habla sobre un SPI de LVDS. Esto se vincula con las características de la página 1 donde se destaca "E / S serie compatible con CMOS o LVDS SPI".

Para mí, parece que la activación de este modo da acceso a LVDS en la lógica de control en lugar de SPI de terminación única. TI tiene una buena nota de aplicación sobre LVDS SPI.

Sin embargo, la hoja de datos es vaga acerca de cómo habilitar este modo, dice en el lugar para dejar flotante, pero el diagrama muestra que se ha detenido. Bien puede ser un error de hoja de datos.

    
respondido por el Captain Barnacles

Lea otras preguntas en las etiquetas

Identificación de un componente y su propósito en el circuito táctil capacitivo Frecuencia de reloj para visualización de segmento de 4 dígitos 7 en VHDL