Estoy trabajando en un prototipo de matriz de fotomultiplicadores de silicio utilizando el dispositivo TSV Sensl MicroFJ-60035. Es un pequeño fotomultiplicador BGA cuadrado de 6 mm por 6 mm. Piense en una matriz BGA de 6x6 con el ánodo ubicado en dos clavijas en el lado central, y los dos pasadores de cátodo ubicados en las esquinas opuestas del paquete. Personalmente, no me gusta mucho el diseño del dispositivo; aunque estoy seguro de que hay una razón para ello, hace que enrutar sea un poco molesto.
Mi pregunta aquí es para el diseño. A continuación se muestra un concepto simulado del diseño previsto junto con un concepto simulado del paquete SiPM. C representa el cátodo, A para el ánodo y F para la señal de salida rápida. Los otros pines son No Connects (NC) y se recomienda soldarlos a tierra.
A continuación se muestra mi esquema esquemático:
Pido disculpas, pero anteriormente, tenía un esquema de transimpedancia aquí, pero después de conversar con mi equipo, decidimos ir por una ruta diferente, así que estoy editando la pregunta aquí. Esencialmente, estamos tratando de replicar un circuito de matriz SiPM por SensL como se muestra en su nota técnica "Multiplexación dirigida por señales de matrices de fotomultiplicadores de silicio" que se muestra aquí:
En pocas palabras, el uso de SiPM junto con diodos basados en Schottky en un método de multiplexación impulsada por señales permite combinar señales de salida rápidas mientras se mantiene la sincronización óptima. Estoy tratando de replicar su matriz de 16 a 1, con 16 SiPM que van a una salida. Nota rápida: creo que hay un problema con las SiPM que comparten el voltaje de polarización, por lo que la conexión de un condensador cerca del ánodo ayudará, pero esa es una mejora para el futuro, ya que la disposición debe ajustarse. En este momento, solo estoy tratando de replicar el diseño de SensL.
A continuación se muestra una esquina del diseño de mi tabla. Estoy utilizando una placa de 4 capas con las capas superior e inferior a nivel del suelo, la segunda capa es la polarización del voltaje del ánodo y la tercera capa es la señal de lectura común. Todos los SiPM comparten la polarización de voltaje de acuerdo con el esquema de SensL, y todos los pares de diodos por SiPM comparten la misma lectura común. Por lo tanto, pensé que era mejor minimizar la inductancia al tenerlas como capas para evitar trazas largas.
EDITAR: Después de leer los comentarios, ir con menos cambios es el camino a seguir. Simplemente me quedé con una GND a través de cada señal cuando cambia de capa, como dicen los comentarios, colocándolos lo más cerca posible de cada uno a una distancia de aproximadamente 1 mm.
Tengo otra preocupación acerca de sesgar el ánodo. En mi diseño, estoy desviando cada uno de los SiPMs a través del ánodo, y cada SiPM tiene un capacitor de desacoplamiento de 10 nF colocado lo más cerca posible del ánodo como se muestra a continuación:
El problema que me preocupa es la longitud de la traza. La traza de polarización de voltaje para el ánodo atraviesa primero los condensadores antes de pasar a la vía hacia el ánodo. Por lo tanto, esto es solo una larga traza de potencia que se extiende desde el pin de potencia a las ubicaciones respectivas. La imagen aquí solo muestra la fila superior de SiPM, y para la parte superior izquierda, la distancia desde el pin de alimentación en el conector al ánodo es de aproximadamente 53.918 mm. Me preocupa que una distancia tan larga afecte el voltaje de polarización debido a su alta resistencia e inductancia. Pensé en usar un avión, pero como pasé a la vía y no a través del condensador, por lo que investigué, no era un buen diseño. ¿Es mejor ir con una traza aquí, o debo poner el sesgo de voltaje en su propia capa?