¿Cómo diseñar opamp de ultra bajo consumo?

Navega tus respuestas
1

Estoy diseñando un opamp (amplificador diferencial) de baja potencia que se utilizará en los dispositivos de bajo consumo, por ejemplo, circuitos de administración de energía, dispositivos portátiles o circuitos de captación de energía. Soy nuevo en esta área y no soy ningún experto, pero esta idea me vino a la mente después de tomar un curso de Circuitos analógicos en mi universidad.

Pensé que el consumo de energía sería alrededor de 200 uW , y la tensión de operación sería alrededor de 1.3-5 V . Por lo tanto, la corriente de reposo máxima sería 200uW/5V = 40 uA . La siguiente es la idea general de las características anteriores reescritas:

  1. Corriente de reposo máxima ~ 40 uA
  2. voltaje de operación 1.3-5 V
  3. Ganar producto de ancho de banda ~ 500 kHz

He buscado en muchos libros de texto y he hecho varios diseños de circuitos SPICE, pero aún no pude lograr las características anteriores con una buena característica de estabilidad. (Por ejemplo, el sesgo y el circuito de inicio en mi diseño consumen una cantidad significativa de corriente inactiva incluso operando a 1.3 V . O cuando intenté mejorar la estabilidad agregando una red de compensación, el ancho de banda de ganancia se redujo a unos pocos%). 10 kHz .) También intenté realizar ingeniería inversa en algunos chips como TSU111 pero el esquema no se revela (a diferencia del omnipresente 741 opamp que está bastante bien -conocido?). Me parece que es casi imposible aplicar ingeniería inversa a los chips comerciales que hay por ahí.

  1. ¿Esto es solo un secreto de la compañía o es solo un tema en curso en el área de investigación?

Sé que esta pregunta es demasiado amplia. Pero me gustaría preguntar algunas de las buenas prácticas o el procedimiento general de "diseño / ingeniería inversa" del opamp de baja potencia como en los chips comerciales. La respuesta podría ser cualquiera que responda las siguientes preguntas:

  1. ¿Qué consideraciones debo tener en cuenta en el diseño de bajo consumo? (¿Funciona en la región por debajo del umbral para obtener una corriente inactiva baja? ¿Agregando más etapas para obtener más ganancia, pero eso significa una corriente más inactiva y, por lo tanto, un consumo de energía?)
  2. ¿En qué parte del circuito debo comenzar a dimensionar la relación W/L de MOSFET ? (Generalmente comienzo en el circuito de polarización e intento dimensionar la proporción W/L para obtener la corriente que cumpla con las especificaciones que deseo. ¿Alguna otra consideración?)
pregunta IgNite

2 respuestas

0

No hay nada especial en las OTA / OpAmps de potencia ultra baja. Por supuesto, puede usar algunos trucos para mejorar el consumo de energía, pero también los circuitos de libros de texto estándar pueden diseñarse para funcionar con un bajo consumo de energía.

Los límites últimos son las corrientes de fuga y velocidad que dependen de la tecnología dada. Por lo general, 40uA no se considera una potencia ultra baja, ya que tales diseños consumen generalmente menos de 1uA en total.

Algunas ideas para comenzar: Baja potencia implica baja velocidad, por lo tanto, debe considerar la carga, que generalmente es capacitiva. Para un ancho de banda dado, se requerirá una cierta transconductancia para controlar la capacitancia. Resultará una relación como GBW = (gm / (2 * pi * C).

Supongamos que tenemos un diseño de potencia ultra baja y queremos conducir a 200 fF y lograr un GBW de 1MHz. Se requerirá una gm de 1e6 * 2 * pi * 200e-15 ~ 1.3uS. Para mantener las cosas simples, usamos una OTA telescópica donde (casi) toda la corriente se puede usar para generar una transconductancia.

Para los diseños ULP apuntamos a una relación gm / Id de al menos 20. Ya que tenemos dos transistores en la etapa de entrada, necesitaremos el doble de la corriente, lo que resulta en 1.3uS / (10uS / uA) = 130nA.

Si quisiéramos conducir 1pF (= 5 * 200fF) o quisiéramos alcanzar un GBW de 5MHz (= 5 * 1MHz) entonces se requeriría 5 veces la corriente. Los transistores también introducirán capacidades parásitas por lo que se requerirá una corriente más alta.

    
respondido por el Mario
0

Supongamos que desea que los FET de entrada coincidan con la precisión; Supongamos que Cgate es 1pF cada uno. Para activar / desactivar ese FET con 1uA actual, con delta_Vgate de 1 voltio, el tiempo será (comenzando con I = C * dV / dT)

dT = I / (C * dV) = 1uA / (1pF * 1volt) = 1 microsegundo.

Ahora, ¿cuánta potencia ultra baja debe tener tu opamp?

    
respondido por el analogsystemsrf

Lea otras preguntas en las etiquetas

Enviando señales SPI a la Memoria Flash a través del controlador verilog FPGA, pero sin recibir nada de ella, ¿por qué sucede? Atenuador halógeno de 230 VCA