Me ha costado entender cómo funciona exactamente la etapa de ejecución en el procesador risc-v para la rama. lo que entendí es que la salida de CERO de los cálculos de ALU para ramificación produce cero y, a través de la lógica combinacional, afecta al registro de PC (¿genera una salida de cero? y, de ser así, ¿cómo la puerta en la imagen de abajo produce '1'?)
Agradecería que alguien me explicara cómo se calcula la ruta combinatoria desde el registro de alu al PC cuando hay una rama. ese es el camino del que estoy hablando: simplemente no puedo entender qué señales deben producirse ...
muchas gracias!