Energía NMOS utilizada como interruptor de voltaje

Ya has recibido una gran respuesta. Es obvio que el mejor enfoque es usar un PMOS en lugar del NMOS. Podría usar algo como esto, con un PMOS (y NMOS) para obtener lo que está buscando:

^{simular este circuito : esquema creado usando CircuitLab}

Con esto puede usar una señal de bajo voltaje (por ejemplo, 3.3V, 5V) para encender el PMOS. Sin señal en la puerta NMOS, tanto el NMOS como el PMOS están apagados. Cuando aplique 3.3V en la compuerta del NMOS, se activará, y se reducirá la compuerta del PMOS a 0V; esto activará el PMOS ya que ahora es VG-VS (por ejemplo, -5V, -12V) suficiente.

Solo necesitas elegir los dos MOSFET. Para el NMOS, algo como el DMN3067LW funciona muy bien (se enciende con bajo voltaje). Para el PMOS, debe elegir uno con la capacidad actual de 5A que desee.

Sin embargo, una advertencia: si mantuvieras la misma configuración que tienes, debes elegir un PMOS capaz de encenderse correctamente con 3.3V y 5V. El regulador de 8 V debería funcionar bien porque tiene el PMOS antes del regulador. De modo que tiene una señal de alto voltaje (12V), y cuando baja la compuerta a 0V, VG-VS = -12, suficiente para encender la mayoría de los transistores de corriente alta (y con un RDS más bajo (encendido)).

En sus reguladores de 3.3V y 5V, tiene la regulación PMOS, después que coloca la fuente en 3.3V o 5V, lo que significa que al bajar la compuerta tendrá un VG-VS de cualquiera -3.3V o -5V, suficiente para encender el PMOS pero posiblemente con un RDS más alto (encendido) y con 5A, tal vez una gota que no querría (más calor). Para ellos, colocaría el circuito de control de PMOS / NMOS antes que los reguladores (al igual que para el regulador de 8V) para que haya suficiente unidad (aproximadamente -12V). Puede encontrar transistores que se enciendan para 3.3V o 5V pero a expensas de un RDS más alto (on).

Espero que esto te dé más información.

Dado el circuito que presentaste, te sugiero que puedas hacer que esta configuración funcione para los suministros de 3.3V y 5V, pero necesitas cambiar a un P-FET para el interruptor del regulador de 8V.

Tu circuito debería ser algo como esto:

^{simular este circuito : esquema creado usando CircuitLab}

Tenga en cuenta que la lógica para el conmutador de 8 V es opuesta a las otras dos fuentes. Hay una gran cantidad de unidades para los interruptores de 3,3 y 5 voltios, solo los 8 voltios necesitan un canal P

Rds (ON) de ese FET es 3,2 mΩ (o 4,2 mΩ si usa 5 V Vgs en lugar de 10 V). Con 5 A perdería 16 mV (21 mV con 5 V Vgs). Si tiene algún cableado, es probable que pierda más voltaje a esos

La disipación de potencia es de 80 mW (105 mW con 5 V Vgs), por lo que no tiene que preocuparse mucho por eso.

¿Qué estás usando para la señal TEL_ON? Tienes que llevar eso a más de 17 V para que tu circuito funcione.

La idea es fatalmente defectuosa. No puede simplemente "elegir" en qué región operar, debe diseñar los circuitos para que el transistor funcione en esa región.

Si bien puede usar un NMOS como un interruptor de lado alto, debe proporcionarle un voltaje de fuente de compuerta lo suficientemente alto para que ingrese a la región del triodo, esto significa que la unidad de su compuerta debe ser de varios voltios < em> arriba el riel de suministro deseado.

Su riel más alto parece ser 8V más desconexión, más voltaje de umbral, indica que necesitaría en el orden de una unidad de compuerta de 13V.

Luego está el problema de la disipación de energía. Si no está en la región del triodo, habrá una caída de voltaje en el dispositivo. Para evitar esto, necesitaría un convertidor de CC a CC auxiliar que le proporcione un voltaje lo suficientemente alto como para activar los desplazadores de nivel para proporcionar la unidad de compuerta necesaria para ingresar a la región del tríodo.

Por todas estas razones, NMOS rara vez es el primer dispositivo a considerar como un interruptor de lado alto. Los PMOS son mucho más fáciles de diseñar para esta aplicación en particular. El cambio de nivel necesario para apagar el dispositivo se puede hacer simplemente con una o dos resistencias y un controlador de drenaje abierto.

A 10 voltios Vgs y 40 amperios Idrain, tienes 0.1 voltios nominales, ignorando cualquier efecto de calentamiento. La resistencia de la "región del tríodo", una forma de ver un FET, es R = V / I = 0.1 / 40 = 2.5 miliOhms.

A 5 amperios, la potencia será I * I * R = 25 * 0.0025 = 65 milivatios.

Esto parece causar solo un aumento de temperatura en grados centígrados, si calienta el FET. ¿Es ese tu plan?

============================

Tenga en cuenta, con el downvote, dije que el Vgs debía ser de +10 voltios. Si el OP implementa eso, el diseño es viable. Es probable que sea incómodo, pero viable.