¿cómo funciona la señalización diferencial bidireccional?

  

¿Cómo funciona exactamente esto? Particularmente arbitraje de línea

De la p. 10 de la hoja de datos, "DQS es un estroboscopio transmitido por la SDRAM DDR2 durante las LECTURAS y por el controlador de memoria durante las ESCRITURAS"

Diagramas de tiempo en la pág. 78, p. 82, y en otros lugares muestran más detalles de cómo se utilizan las señales. Básicamente, las líneas DQS se mantienen en alto Z hasta que se haya determinado el tipo de transacción y se sepa qué chip impulsará la línea.

  

¿Cómo funciona la terminación? ¿Me inclino a pensar que las mismas resistencias en ambos extremos no funcionarán? ¿La resistencia en cualquiera de los extremos debe activarse o desactivarse dinámicamente según quién esté conduciendo?

De la p. 81 de la hoja de datos, verifique que se proporciona una terminación programable en el troquel, y que se requiere que esta terminación esté desactivada para algunos estados del chip de memoria.

El diferencial de 100 ohmios (o lo que sea que coincida con la impedancia de línea) en cada extremo de la línea debería funcionar para un enlace punto a punto. Cuando un extremo está conduciendo, el controlador será una fuente de baja impedancia, por lo que la resistencia de terminación en ese extremo no afectará la propagación de la señal en la línea, aunque forzará al controlador a generar más corriente para conducir la línea. / p>

Donde las cosas se ponen feas es si quieres tener varios chips de memoria conectados a las mismas líneas de señal. He visto esto hecho, con los dos recuerdos vientre contra vientre a cada lado de la PCB, para minimizar los talones cuando cualquiera de los dos recuerdos estaba manejando las líneas. No recuerdo si ese fue un diseño DDR2 o DDR3, y no tengo idea si el diseño fue marginalmente funcional o una exageración total. Si necesita 3 o más memorias en el mismo autobús, no tengo idea de cómo proceder.