Entradas inválidas en SR Latch y Enabled SR Latch

Navega tus respuestas
1

Consideremos un SR Latch construido con puertas NOR. Las entradas inválidas son S = 1, R = 1. Con el latch habilitado [latated gated], las entradas no válidas son iguales, S = 1, R = 1.

Ahora, consideremos, puertas NAND, en SR Latch, las entradas no válidas son S = 0, R = 0. Pero en el latch SR habilitado, las entradas no válidas son S = 1, R = 1:

¿Por qué esto es así? ¿Es porque el pestillo está invirtiendo las entradas, es decir, S'R '(como en la imagen)?

Entonces, puedo decir, las entradas no válidas con SR Latch con NAND son:

  1. S = 1, R = 1
  2. Si está habilitado, entonces S = 0, R = 0
pregunta avi

2 respuestas

1

"Consideremos un SR Latch construido con compuertas NOR. Las entradas inválidas son S = 1, R = 1. Con el latch habilitado [lated gated], las entradas inválidas son iguales, S = 1, R = 1. / p>

Esto se cumple solo cuando la puerta no invierte la señal (por ejemplo, dos puertas AND).

"Ahora, consideremos, puertas NAND, en SR Latch, las entradas no válidas son S = 0, R = 0. Pero en SR latch habilitado, las entradas no válidas son S = 1, R = 1"

Correcto, porque el gating invierte las señales S y R.

"Entonces, puedo decir, las entradas no válidas con SR Latch con NAND son: S = 1, R = 1"

Corregir

"Si está habilitado, entonces S = 0, R = 0"

Eso es verdad a medias. Debes poder formular la respuesta totalmente verdadera por ti mismo.

    
respondido por el Wouter van Ooijen
0

Ahora, consideremos la implementación de compuertas NAND de SR Latch sin clasificación, las entradas inválidas son S '= 0, R' = 0. Pero en el latch SR habilitado, las entradas inválidas son S = 1, R = 1.

Esto se debe a que S '= 0 iff S = 1 y R' = 0 iff R = 1.

    
respondido por el cdeamaze

Lea otras preguntas en las etiquetas

¿Dónde puedo encontrar un dongle USB para conectar dos dispositivos con alimentación externa? ¿Un dispositivo capaz de recibir una señal de entrada de 200 Vrms aceptará felizmente una señal de 200 VDC?