Esto se refiere a una opción de diseño que involucra LAN8720, específica para esquemas de temporización.
Estamos interconectando un ARM cortex M4 (con MAC incorporado) al 8720 PHY a través de RMII en la configuración REFCLKO. En la hoja de datos del 8720, Fig. 3.9 / página 36 (lo siento pero no tengo suficientes puntos para cargar una imagen) muestra al 8720 recibiendo su reloj de una fuente externa (25 Mhz) y el MAC Se alimenta un reloj de referencia de salida de 50MHz desde el 8720. El texto en la hoja de datos anterior a esta figura dice: "En algunas arquitecturas del sistema, hay disponible una fuente de reloj de 25 MHz. El dispositivo se puede usar para generar el REF_CLK al MAC como se muestra en la Figura 3.9. Es importante tener en cuenta que en En este ejemplo específico, solo se puede usar un reloj de 25MHz (el reloj no puede ser de 50MHz). Similar al modo de cristal de 25MHz, la función nINT está deshabilitada. "* No se menciona absolutamente nada más en este esquema.
Ahora, el controlador está sincronizado con un cristal de 25MHz. El controlador genera una señal de 25MHz en su MCO. De la figura mencionada anteriormente, debe ser un diseño correcto cronometrar el 8720 a través de la salida MCO de 25MHz desde el controlador y proporcionar la salida REF_CLK al MAC del controlador. Sin embargo, como se mencionó anteriormente, casi no hay información (lea ninguno) con respecto a esto. Hay tableros de desarrollo de 8720 que soportan todos los otros esquemas de reloj, pero esto. Incluso verifiqué la lista de verificación de revisión esquemática provista por SMSC que describe bastantes esquemas de sincronización, pero no menciona esto en absoluto. ¿Hay algún problema conocido con tal esquema de reloj?
Vea el tercer documento en el enlace de abajo. enlace (Como se mencionó anteriormente, no tengo suficientes puntos para cargar una imagen)