Estoy calculando la capacitancia marginal de la línea METAL1 y el sustrato en un circuito VLSI. Estoy usando la ecuación para un condensador cilíndrico:
\ $ C = \ dfrac {2 \ pi \ cdot \ epsilon \ cdot l} {log (\ frac {t} {h})} \ $ (donde t es el espesor dieléctrico, y h es la altura del metal)
Mis preguntas:
-
¿El registro en la ecuación es natural o base 10?
-
Cuando calculo la capacitancia parásita entre dos líneas metálicas en VLSI, ¿puedo usar la ecuación para placas paralelas:
\ $ C = \ dfrac {\ epsilon \ cdot h \ cdot l} {d} \ $ (donde d es la distancia entre los dos metales)? -
¿Cómo influye el voltaje aplicado a una línea en la segunda línea?