¿Podría alguien ayudarme a hacer un reloj que tenga salidas como esta?
hay3salidasdereloj
Tengounesquemadereferenciaaquí,yesterelojtiene4salidasyestácompuestopor2flipflops,usaICSN74LS74comosemuestraenlaimagen,elICseusaparadividirlafrecuenciaentre4yluegoesposibleusaresosestadosusandopuertaslógicasparadarlasalidacorrecta
Así que necesito que la salida sea solo 3 relojes, ¿podría alguien ayudarme a encontrar un estado verdadero para este problema? .
¿Qué te parece usar un contador de décadas como (74HC) 4017 ? Utiliza una única señal de reloj para la entrada y conecta la primera salida no utilizada a \ $ \ overline {\ text {RESET}} \ $
Entonces,ensucaso,conectaría"Salida descodificada 4" a \ $ \ overline {\ text {RESET}} \ $ y usaría "Salida descodificada 0, 1 y 2" como salida. La entrada del reloj debe ser cuatro veces más alta que la salida deseada.
Esto parece una pregunta de trabajo en casa, así que aquí hay algunos consejos:
Este es un sistema de tres estados, por lo que al menos puedes usar 2 FF (para un máximo de 4 estados) y lanzar la lógica para secuenciar cada uno de los tres estados y evitar el cuarto estado. O puede usar 3 FF y simplificar la lógica (es decir, esa secuencia parece un registro de desplazamiento que propaga un pulso).
Lea otras preguntas en las etiquetas digital-logic flipflop clock