Pista de PCB EMI alta bajo el paquete de transistores o diodos

1

¿Puede ser un problema una pista de PCB EMI alta en un paquete de transistores o diodos (en este caso TO247AC)?

Paraobtenerunamejorcomprensión:

¿Hay alguna ventaja en poner estas pistas en el otro lado (como en la imagen de arriba)?

Siestasdosopcionespuedenpresentarproblemas,¿cuálseríaunabuenaidea?¿hacerun"bus" vertical al tablero? ¿Usando cables (realmente grandes dimensiones para reducir la inductancia perdida)?

Lo mismo para los diodos:

Nota:elcasodeltransistorescomúnparaelcolector,porloqueendosdelosinterruptores,lapistadePCBdebajoescomúnparaelcasoycreoqueestonoesungranproblema.Perolosotrosdosnolohacen.

Algunainformaciónsobreelvoltajeylacorriente:

  • VoltajedelenlacedeCC:~340V.
  • CorrientePICOenelIGBT:75A(aplenacargaenelpicodelaformadeondadeconmutación).
  • Tensiónsecundariarectificada:máximode25V/200Aaplenacarga,y60Va"sin carga".
  • Frecuencia de conmutación: ~ 20Khz tal vez un poco más si la conmutación se vuelve tan audible.

Los bordes se redondearán, aún no es el diseño final.

Las pistas BUS, aunque no son fáciles de ver, son una a cada lado, por lo que para reducir la inductancia y agregar capacitancia, también proporciona un diseño agradable y uso del espacio, basado en enlace . Gracias.

    

2 respuestas

1

Hay dos transitorios a considerar:

  1. Alto dV / dt: se producen en el nodo de conmutación (emisor del IGBT del lado alto y del colector del IGBT del lado bajo), cada vez que se cambia uno de los IGBT. Un alto dV / dt puede acoplarse capacitivamente a trazas vecinas. Si la traza contigua termina en un nodo de alta impedancia (por ejemplo, la entrada a un comparador para la detección de corriente), el pico de corriente capacitiva causaría un pico de voltaje. Para un comparador, eso podría significar un disparador espurio.

Una solución es minimizar el área de superposición de nodos de alto dV / dt con nodos sensibles.

En el diseño de su PCB (imagen superior), los trazos azules superior e inferior son los nodos que ven un alto dV / dt. Ya que estos se superponen con nada, no veo ningún problema. No importa si están en los planos superior o inferior.

  1. Alto dI / dt: esto ocurre cuando la corriente cambia del lado alto al lado bajo o viceversa. Alto dI / dt puede resultar en un par de problemas: a. El resultado es una caída de voltaje a través de la inductancia parásita que se encuentra en el camino de la corriente segundo. Induce una tensión en trazas vecinas.

Una solución para (b) es minimizar el área de todos los bucles de alta corriente y, por lo tanto, minimizar las longitudes de rastreo lado a lado de los nodos de alta dI / dt y los sensibles.

Dada su configuración en la que el paquete TO-247AC (plástico / compuesto de molde) hace contacto con la máscara de soldadura, los nodos eléctricamente conductores más cercanos a sus huellas de PCB son los cables de enlace dentro del paquete que se enrollan desde el marco de plomo al dado. Estos cables son pequeños y, según el tipo de metal, no tienen más de 10 milésimas de diámetro, acercándose a la superficie del paquete [1]. Así que el área de superposición es insignificante.

[1] Bonita foto del TO-247 premoldeado: enlace

    
respondido por el 2over0
0

Su pregunta se refiere a los principios básicos de integridad de la señal.

Usted querrá evitar enviar pistas a través de las vías tanto como sea posible ya que a medida que aumenta la frecuencia, las vias causarán reflejos en las trazas que introducirán una nueva fuente de ruido. El único que diría que está bien para enviar a través de vías es las conexiones al plano GND y las conexiones que van a un plano POWER. Aparte de eso, mantén las señales alejadas de las vías.

Dicho esto, enrutar trazas gruesas en paralelo introducirá una capacitancia parásita entre las dos, aunque si está trabajando con la frecuencia de 20 kHz, no veo demasiado problema con los parásitos.     

respondido por el Funkyguy

Lea otras preguntas en las etiquetas