Leí algunas notas que escribieron:
para la siguiente función F, tiene peligro estático, si B = C = D = 1, y para cada cambio en el valor de A, el peligro estático 1 puede ser.
¿Por qué esta afirmación es verdadera?
Leí algunas notas que escribieron:
para la siguiente función F, tiene peligro estático, si B = C = D = 1, y para cada cambio en el valor de A, el peligro estático 1 puede ser.
¿Por qué esta afirmación es verdadera?
Peligro estático-1: la salida es actualmente 1 y después de que cambian las entradas, la salida cambia momentáneamente a 0 antes de decidirse por 1.
Ahora considera el circuito. Suponga que todas las puertas NAND de 2 entradas tienen un retraso de \ $ \ delta_1 \ $ segundos y las puertas NAND de 3 entradas tienen un retraso de \ $ \ delta_2 \ $ segundos (\ $ \ delta_1 > \ delta_2 \ $).
Deje que la entrada inicial sea A = B = C = D = 1, luego P = Q = 1, R = 0 y F = 1.
Si en el momento t = 0, se alternan los valores de A y A ',
luego en \ $ t = \ delta_2 \ $ segundos,
P = Q = 1 y R = 1 que forzará F = 0
luego en \ $ t = \ delta_1 \ $ segundos,
P = 0 y Q = R = 1, lo que forzará F = 1
De acuerdo con la lógica, la salida del circuito debe permanecer siempre en 1. Pero la salida cambia momentáneamente a 0 (para \ $ \ delta_1 - \ delta_2 \ $ segundos) y luego vuelve a 1. Y esto se llama static-1 -hazard.
Al hacer un análisis similar para la transición de 0 a 1 de A, no se puede observar ningún peligro.
Pero si \ $ \ delta_2 > \ delta_1 \ $, entonces puede observar el riesgo estático-1 solo en el flanco ascendente.
En general, se puede decir que el circuito dado, con B = C = D = 1, puede tener un riesgo de 1 estático para el cambio en el valor de A.
PS: esta falla en la salida ocurre cuando el retardo ofrecido por diferentes rutas en el circuito (de entrada a salida) es diferente. Así que la diferencia de demora no tiene por qué estar en las puertas NAND. El inversor que produce A 'a partir de A también puede contribuir a él.
Lea otras preguntas en las etiquetas integrated-circuit digital-logic design logic-gates circuit-analysis