¿Es una mala práctica invertir la salida de una red CMOS?

Cuando se implementa en CMOS, las puertas lógicas de inversión simple toman una etapa, que incluye inversor, NAND, NOR.

Las puertas lógicas que no invierten toman dos etapas. Por ejemplo, un búfer sería en realidad dos inversores espalda con espalda. Una compuerta AND sería una compuerta NAND más un inversor ...

Supongo que tu profesor hizo lo siguiente:
\ $ Y = A + B * C = \ overline {\ overline {A} * (\ overline {B * C})} \ $
Por lo tanto, la lógica real requerida es un inversor (para A), un NAND (para B, C), un NAND (salida final).

Si se implementa como sugirió, sería como:
\ $ Y = A + B * C = \ overline {(\ overline {A + \ overline {(\ overline {B * C})}})} \ $
Entonces sería un inversor + NAND (para B, C), un inversor + NOR (salida final).

Por lo tanto, se necesita un inversor adicional, no está tan mal en este caso. Pero hay una gran desventaja de velocidad, 4 niveles vs 2.

Esta cita "dijo que no tendrá ningún sentido utilizar CMOS si se usa de esa manera" puede haber perdido algo en la traducción. Pero supongo que su profesor estaba tratando de transmitir el hecho de que invertir las puertas lógicas son los componentes naturales de la lógica CMOS y, en general, son más eficientes que las contrapartes que no invierten.

Las puertas CMOS estándar que se utilizan en el diseño de circuitos integrados se invierten por diversos motivos, entre los que se incluyen el área inferior y el retardo en comparación con las versiones sin inversión. Consulte esta pregunta . Esto también debe tenerse en cuenta; no solo el número de puertas.

Sería ineficiente utilizar un inversor cuando la inversión se puede optimizar en la lógica mediante el uso de una función de lógica inversora como NAND, NOR, etc. (se prefiere la inversión de lógica).

A veces se requiere una función no inversora, en cuyo caso es tan fácil implementarla con un inversor final. En el diseño de circuitos integrados, esta es incluso la forma preferida de hacerlo porque los inversores tienen una amplia gama de potencias de accionamiento, por lo que el inversor final en la lógica puede conducir un largo camino hacia la siguiente área de la lógica si es necesario, y es más pequeño que el equivalente amortiguador de fuerza (no se invierte).

Bueno, uno de los trucos utilizados en el diseño de CMOS para simplificar la lógica es invertir selectivamente señales completas. La función lógica general sigue siendo la misma, pero es posible simplificar las etapas y eliminar inversores adicionales. A veces se requiere agregar un par de inversores a las entradas y salidas, pero en general esta técnica puede simplificar significativamente la implementación. Esto disminuye el área, el consumo de energía y el retardo de propagación. Esta es una técnica común que se usa cuando se construyen grandes árboles sumadores en cosas como multiplicadores. Las capas en el árbol se construyen alternativamente con sumadores con salidas invertidas y sumadores con entradas invertidas. Esto resulta en un ahorro muy significativo en el área, la potencia y el retraso de propagación al eliminar una gran cantidad de inversores. Creo que las herramientas de síntesis realizarán este tipo de optimización automáticamente.