En la tecnología CMOS, ¿por qué siempre hay que dopar el sustrato? Cuando necesitamos un MOSFET de canal p, generalmente creamos un n-pozo en él y creamos fuentes de p y drenaje. ¿Por qué el equilibrio tiene que funcionar de esa manera, por qué no al revés?
No hay ninguna regla que ordene un proceso de P-sub / N-well. De hecho, hay muchos procesos CMOS que funcionan a la inversa, con N-sub / P-well. Un ejemplo de un chip que usa tal proceso es el LMC660. Una mirada a su esquema enfatiza esto: las NPN Q26 / 27 en su circuito de polarización se construyen como lateral N + / P-well / N + (con un colector de sustrato vertical parásito unido a \ $ V_ {DD} \ $).
En lo que respecta al diseño de CMOS IC, el impacto principal es determinar qué dispositivos (entre NMOS y PMOS) pueden tener pozos con diferentes potenciales.
Como usted probablemente sepa, un pozo P debería ser más negativo que las difusiones de fuente / drenaje de N + del NMOS en su interior, y un pozo N debería ser más positivo que las difusiones de fuente / drenaje de P + del PMOS interno. Si solo tiene una opción de pozo P (porque el sustrato es de tipo P), entonces solo tiene una opción de \ $ V_ {SS} \ $; Del mismo modo, si solo tiene una opción de pozo N (porque el sustrato es de tipo N), solo tiene una opción de \ $ V_ {DD} \ $.
La mayoría de los dispositivos electrónicos están muy contentos de tener solo un \ $ V_ {SS} \ $, porque la mayoría de las veces es la base del sistema. \ $ V_ {DD} \ $, por otro lado, es bastante comúnmente una colección de voltajes (por ejemplo, 2.5V, 3.3V, 5V ...), y por lo tanto es útil para un circuito que tenga múltiples pozos de N para que pueda interactuar con estos diferentes dominios de poder. Por esta razón, los procesos de P-sub / N-well son más populares que los de N-sub / P-well para CMOS.
Lea otras preguntas en las etiquetas integrated-circuit mosfet cmos
