¿Cómo se puede eliminar la negligencia del flip flop cuando se da un resultado dado como retroalimentación?

1

Aquí es cómo se ve el circuito.

Inicialmente, la salida del flip flop D es ALTA, cuando hay una entrada HIGH to LOW a través del multivirator, crea un pulso de 200ms, que se conecta al pin Borrar del Flip Flop.

¿No debería suceder esto?

  1. Q salidas bajas
  2. Hace que U5A produzca una salida ALTA
  3. Lo que a su vez hace que el Flip-Flop Set sea ALTO
  4. Q salidas HIGH
  5. Hace que U5A produzca una salida BAJA
  6. Debido a que el reinicio sigue siendo ALTO, Q hace que la salida sea baja
  7. Repeticiones de ciclo

Pero esto no sucede, ¿alguien puede explicar por qué?

¿Se debe al tiempo de retraso de propagación de cada dispositivo?

La propagación del Flip flop es de alrededor de 150 ns, mientras que la NAND es de 200 ns, en realidad hay 4 NAND más (que no se muestran conectadas como puertas).

    
pregunta Karthik Shetty

1 respuesta

1

Sospecho que se está quemando al mezclar CMOS y TTL. Solo se garantiza que la salida de un 74ALS00 produzca un ALTO voltaje de 3 voltios. Agregue una caída de diodo de 0.7 voltios, y en teoría, la entrada al 4013 podría ser tan baja como 2.3 voltios. Dado que el voltaje de entrada mínimo para un 4013 a 5 voltios es de 3,5 voltios, esto produciría la falla de oscilación que está viendo. De hecho, el voltaje de salida máximo alto que necesita del 74AL00 es ~ 4.2 voltios, y eso no está obviamente en las tarjetas.

Lo que debe hacer es reemplazar el último inversor en su cadena de retardo con un chip CMOS y colocar una resistencia pullup de 1k en su entrada. Si esto falla, simplemente colocar una resistencia de extracción de 1k en la salida del último inversor de retardo puede (posiblemente) resolver su problema. Además, asegúrese de que la resistencia desplegable en los cátodos del diodo sea grande, algo así como 10k.

    
respondido por el WhatRoughBeast

Lea otras preguntas en las etiquetas