Circuito de misterio con una descripción funcional

Una cadena estructurada NAND es una topología de transistores que almacena los datos en una memoria flash NAND. Es una conexión en serie de transistores MOS de canal N en modo de mejora, por ejemplo. el drenaje del transistor superior se conecta a la fuente del siguiente y así sucesivamente. La última fuente del transistor está conectada a tierra y el primer drenaje del transistor está conectado a un transistor de carga MOS, que genera un tirón alto para la salida de la cadena.

Por lo tanto, el transistor superior derecho es un transistor de carga MOS. Hay varias configuraciones para los transistores de carga MOS ... esta parece un poco extraña porque si la compuerta con el círculo es un PFET como es habitual en esta técnica de dibujo, eso significaría que la fuente del PFET es hacia el alto voltaje y por lo tanto, el PFET siempre es al menos algo conductor. Podría hacerse funcionar haciendo que la capacidad de la unidad del FET sea limitada. Y cuando el voltaje de drenaje (salida) baja, el efecto de campo del FET desde la compuerta conectada a tierra al sustrato se debilita considerablemente ya que el campo solo se forma alrededor del extremo de la fuente conectada al VCC del canal, así que con un diseño cuidadoso podría funcionar bastante bien, en realidad. Pero, por lo general, el principio de funcionamiento de las cargas MOS es que su fuente es hacia la salida y, por lo tanto, su voltaje de umbral V _GS cambia con el estado de la salida, lo que hace que la carga del MOS sea mayor Eficiente en el consumo de energía, más rápido y más fácil de fabricar que las altas resistivas.

Lo último que queda por explicar es la propia cadena estructurada NAND. Como se dijo, está hecho de ocho transistores en lugar de solo los cuatro que están presentes en la imagen. Los cuatro transistores faltantes indican transistores que tienen su compuerta flotante programada con una carga tal que bloquea cualquier campo eléctrico que se generaría desde la compuerta hacia el sustrato. El efecto de bloquear el campo es que el transistor siempre está conduciendo sin importar cuál sea el voltaje de la compuerta, por lo que a los efectos del análisis del circuito, el transistor puede ser sustituido por un cortocircuito (cable) como se ha hecho en la imagen.

El estado de un bit individual en una estructura de cadena SLC NAND se lee al tener todos los voltajes de compuerta configurados en alto, excepto por el bit que se está leyendo. Ese transistor es entonces el único transistor que controla si la salida es baja o no. Todos los otros transistores son conductores, de modo que un transistor es el único que puede romper la cuerda. Y eso depende de si se ha introducido una carga en la puerta flotante de ese transistor o no. Cambiando qué transistor se selecciona, podemos elegir qué bit leemos. Y esa selección la realiza el decodificador de columna, DEC8 basado en los 3 bits bajos de la entrada de dirección.

Editar: Respuestas a tus preguntas :)

1. ¿Qué es DEC8 (azul)? ¿Componente estándar?

   • Es un decodificador de tres a ocho, también llamado decodificador de uno en ocho. Es un componente estándar. Internamente, es similar a un multiplexor de uno en ocho con la señal de entrada baja, por lo que en algunas publicaciones también se llaman multiplexores, un poco incorrectamente en mi opinión.

2. 010 activa la línea 4 (verde), ¿por qué? ¿Debería ser 100?

   • Sí. Eso ciertamente parece un error tipográfico. Tal vez se cambie el esquema, pero la descripción se realiza desde un componente que tiene entradas invertidas; así, el 010 invertido sería 101 (cinco) y, contando desde abajo, la quinta línea es la línea de puntos verdes, que es la cuarta desde arriba. He hecho mi parte de tales errores al escribir exámenes ...

3. ¿Qué función cumple el gnd invertido detrás de un transistor? (rojo)

   • Ese es el transistor de carga MOS (pull-high). Si acabo de leer el esquema sin preguntarme si es correcto o no, entonces ese "gnd invertido" significa gnd conectado a la puerta de un PFET, manteniendo el PFET siempre activo. Y el funcionamiento correcto del circuito depende de que el PFET sea lo suficientemente débil como para ceder cuando la cadena NAND dice que es hora de bajar.

4. Si los flujos de corriente de vdd a gnd (naranja) se consideran 0 o 1, ¿por qué?

   • Bueno, para ser precisos, la corriente no fluye hacia la compuerta, es el campo eléctrico del voltaje de la compuerta lo que hace que el transistor funcione. Pero si la puerta (naranja) es "0", entonces ese transistor no está conduciendo, lo que rompe la cadena y permite que el transistor de carga MOS tire de la salida (f) a alta (a 1).