Problemas del controlador del lado alto

1

Actualmente estoy desarrollando un pequeño convertidor Buck de baja potencia (alta conmutación) y me he encontrado con un problema extraño que nunca había visto antes y estaba buscando información sobre el problema. También estoy controlando los FETS desde una MCU, por lo que puedo establecer tiempos muertos arbitrarios ect.

En el borde descendente de la puerta del lado bajo, el lado alto se enciende inmediatamente. (Como se muestra a continuación) El primer salto en la traza amarilla es cuando el HS se activa desde el borde descendente de la señal LS, mientras que el segundo salto es la señal real de la puerta del HS. Esto es independientemente de la carga que coloco en Vout.

* EDIT He revisado la imagen para que muestre el nodo SW y el voltaje en la compuerta. La razón por la que sé que se está encendiendo es que estoy obteniendo ~ 25 mA de corriente a través del suministro principal, lo que significa que se está produciendo un disparo directo. Esto es de nuevo sin ninguna carga en el IC. Debería haber ~ .6V cuando el lado bajo se apaga ya que el inductor está causando que el diodo avance la polarización.

Heprobadovarioscontroladoresdecompuertadiferentesquetengodisponibles,perotodosestánactuandodeestamanera.

Supongoqueesteesunproblemadediseño,peronoestoyseguroexactamentedeloqueestásucediendoparaqueestosuceda.SéquetienealgoqueverconlacapacitanciadeentradaFET,perorealmentenosécómomedir/mejorar.

Solucióndeproblemasrealizada:

  • resistenciasdecompuertaaumentadasparareducirlavelocidaddeconmutación
  • Secolocaronresistenciasdesplegablesenlaspuertas(nodoHSaSW)
  • SeprobóelpuntoSWdesujeciónalapuertaHScondiododedisparo

Encuantoaldiseño(estefueuntableroprototipoparaprobarunpardeideas),estoymuylimitadoentérminosdeespacioa~1"de ancho en el tablero y 2 capas (ya que esto es de una tienda local de protoboard) .

Por lo tanto, el controlador FET se encuentra en el lado opuesto a los FET, pero he hecho todo lo posible para reducir la inductancia (varias VIA, trazas grandes, etc.)

También debo tener en cuenta que hay una tapa de desacoplamiento a través del orificio a través del GateDrviers VCC / COM que no se muestra aquí. También hay una resistencia de compuerta LS que no se muestra en la imagen.

Estoy bastante desconcertado por esto, con la esperanza de que alguien haya visto este problema antes y pueda dar una idea.

¡Gracias!

EDIT 1 Para responder algunas preguntas:

1) He publicado otra impresión de alcance que muestra el voltaje del SW. El SA se está activando cuando el LS cae. También puedo ver esto a través de la corriente (~ 25mA @ 17VDC, también el consumo de corriente está directamente relacionado con el voltaje de entrada ...)

2) Estoy usando una MCU para controlar el PWM, por lo que no hay un controlador. Los MOSFETS son BUK7Y153-100E.

    
pregunta spinnerBot

2 respuestas

1

Solo estás mirando a Vg en el feto superior, no a Vgs, que es lo que realmente lo enciende. A menos que sepa algo que no esté en esa gráfica de alcance, entonces el primer flanco ascendente no es la activación del FET superior, es la fuente y compuerta que se eleva a medida que se desactiva el FET inferior.

Esto es lo que hace un controlador MOSFET de lado alto típico en un medio puente: hace flotar la unidad del FET superior en la parte superior del nodo de unión de fuente / drenaje superior / inferior.

Actualización:

Está bien, suponiendo que lo que ya escribí no es la confusión, aquí hay un mecanismo que puede provocar disparos breves en medio puentes con grandes FET, aunque ocurre en el punto de encendido superior, no en el apagado inferior :

Un MOSFET tiene un condensador implícito entre la puerta y la fuente, que todos conocen y es lo que tienes que cargar para encender el dispositivo. Sin embargo, también tiene capacitancia entre drenaje y compuerta. Cuando el FET superior se enciende y levanta su fuente, la corriente fluye a través de esta capacitancia en el FET inferior hacia el circuito de la puerta del FET inferior. Dependiendo de la fuerza con que el controlador de la compuerta inferior y la resistencia de la compuerta inferior mantengan presionada la compuerta, es posible que vea que se enciende brevemente / ligeramente a medida que se drena y, por lo tanto, la compuerta es levantada por el FET superior.

Esto suele ser un problema mucho peor cuando la PSU está muy poco cargada.

El problema con el simple cambio de ambas resistencias de compuerta es que no ve mucha diferencia, ya que aunque la desaceleración del encendido del FET superior ayuda, el aumento de la resistencia de la compuerta en el FET inferior empeora el problema, y Los dos efectos se cancelan.

Para empezar, simplemente podrías reducir la velocidad del feto superior aumentando su resistencia de compuerta. Es posible que luego tenga que aumentar su demora en la lucha contra disparos para evitar problemas en el otro extremo del ciclo, pero le sugiero que, de todos modos, lo haga tan absurdamente grande para eliminar eso de su búsqueda.

He terminado con diodos alrededor de resistencias de compuerta en esta situación, para permitirme establecer las tasas de encendido y apagado por separado.

Es posible que al mirar de cerca ambos extremos del resistor de la puerta inferior, el alcance te permita ver que esto suceda. No suena como si tuvieras una sonda de corriente disponible, pero por el bien del experimento quizás podrías intentar agregar un poco de resistencia en la línea de 0 V en algún lugar que te permita ver exactamente cuándo se produce el pico de la corriente de penetración.

Deberías publicar el esquema.

    
respondido por el user1844
0

Todo esto parece normal para un buck síncrono, donde \ $ I_o \ $ no es lo suficientemente alto como para mantener el inductor de corriente (\ $ I_L \ $) positivo durante todo el ciclo. Vayamos a través de los estados del ciclo de conmutación:

  • Comenzando justo antes de que la puerta lateral baja se encienda. \ $ I_L \ $ será positivo, fluyendo desde los conmutadores a través del inductor hasta \ $ C_o \ $. El diodo del cuerpo de lado bajo FET conduce \ $ I_L \ $.

  • La puerta lateral baja se enciende. Puede ver el paso de la conducción del diodo del cuerpo a la conducción del canal FET.

  • El FET del lado bajo está activado. Mientras tanto, \ $ I_L \ $ se está reduciendo, y eventualmente se vuelve negativo, lo que significa que la corriente comienza a fluir desde \ $ C_o \ $ de vuelta a los switches. Si observa detenidamente, puede ver que mientras el interruptor de lado bajo está activado, \ $ V _ {\ text {ds}} \ $ va de ligeramente negativo a ligeramente positivo (o al menos tiene una ligera pendiente positiva.

  • El FET del lado bajo se apaga. Pero, \ $ I_L \ $ sigue siendo negativo y tiene que ir a algún lugar, por lo que \ $ I_L \ $ se devuelve a las fuerzas de conmutación \ $ V _ {\ text {sw}} \ $ hasta una caída de diodo del cuerpo por encima de \ $ V_ { \ text {in}} \ $ para permitir que \ $ I_L \ $ vuelva a la fuente de alimentación de entrada. Por supuesto, la pendiente de \ $ I_L \ $ cambia aquí de una pendiente descendente a una pendiente ascendente. \ $ I_L \ $ value todavía es negativo aquí, pero tiende a cero.

  • FET de lado alto se enciende. Puede ver el paso donde el interruptor lateral alto va desde la conducción del diodo del cuerpo a la conducción del canal. Parece que después de que aproximadamente 2uSec del interruptor del lado alto esté activado, \ $ I_L \ $ se vuelve positivo nuevamente. También puede ver en la pendiente de \ $ V _ {\ text {sw}} \ $ mientras el interruptor del lado alto está activado, que la impedancia de \ $ V _ {\ text {in}} \ $ es demasiado alta, o que no hay suficiente capacitancia para soportar las demandas de carga o \ $ I_L \ $ ripple.

La cantidad de tiempo que conduce el diodo del lado del interruptor del lado alto puede reducirse aumentando \ $ I_o \ $ para que \ $ I_L \ $ dedique menos tiempo a ser negativo. Si nunca se permite que \ $ I_L \ $ sea negativo, el diodo del cuerpo del lado alto nunca estaría conduciendo. En ese caso, vería la conducta del diodo del cuerpo del interruptor del lado bajo durante un breve periodo de tiempo antes y después del encendido del lado bajo, y no \ $ V _ {\ text {sw}} \ $ tiempo de permanencia en \ $ V _ {\ text { en}} \ $.

La foto no muestra ninguna indicación de conducción cruzada o de disparo. El 25 mA de corriente desde \ $ V _ {\ text {in}} \ $ es solo alrededor de 0.4W, y podría explicarse fácilmente por la alta corriente de rizado en el inductor. Por ejemplo, si \ $ \ Delta I _ {\ text {L-pk}} \ $ es 2A y hay una resistencia de circuito de aproximadamente 0.3 \ $ \ Omega \ $, eso sería aproximadamente 0.4W de \ $ V _ {\ text { en}} \ $.

Es probable que el valor del inductor sea demasiado bajo para la carga del circuito, lo que significa que \ $ \ Delta I_L \ $ también es demasiado alto.

    
respondido por el gsills

Lea otras preguntas en las etiquetas