¿Por qué la vieja lógica PMOS / NMOS necesitaba múltiples voltajes como +5, -5 y +12 voltios? Por ejemplo, los viejos procesadores Intel 8080, las viejas DRAM, e.t.c ...
Estoy interesado en las causas en el nivel físico / diseño. ¿Cuál fue el propósito de estos voltajes adicionales?
Sí, esta pregunta es sobre cosas que se usaron hace 35 años.
El 8080 utilizó tecnología solo para nMOS (sin CMOS = pMOS y nNMOS). Cuando usa dispositivos nMOS (o pMOS) solamente, tiene un par de opciones para construir una celda inversora lógica (vea el capítulo 6.6 en este documento , mi respuesta se basa mucho en esta fuente):
transistor nMOS y resistencia pull-up. Simple, pero no bueno en un IC porque la resistencia ocuparía mucho espacio en el silicio.
Transistor nMOS y un segundo transistor saturado nMOS en lugar de la resistencia de pull-up. No está mal, pero la tensión de salida de alto nivel se mantendrá una tensión de umbral V GS, th por debajo de la tensión de alimentación. (Nota: V GS, th es el voltaje entre la puerta y la fuente de un FET que solo activará el FET.)
transistor nMOS y un segundo transistor no saturado (= lineal) en lugar de la resistencia de pull-up. El voltaje de salida de alto nivel oscilará hasta V DD , pero esto conlleva el costo adicional de un voltaje adicional V GG con V GG > V DD + V GS, th . Esta es la razón para el riel de +12 V.
Transistor nMOS con un segundo transistor de tipo de modo de agotamiento n en lugar de la resistencia de carga. No se necesita un riel de suministro adicional, pero la tecnología es más sofisticada porque se deben hacer dos transistores dopados diferentes en el mismo chip.
Parece que el 8080 usa la opción número 3.
El motivo del carril negativo (-5 V) podría ser el sesgo necesario para una configuración de código de cas. Esto aumentaría la velocidad de conmutación al costo de un riel de suministro adicional. Solo puedo adivinar aquí porque no he encontrado ninguna fuente que me diga que el 8080 realmente usa etapas conectadas con cascode. Cubrir el código de casado sería otra historia; esta configuración se utiliza para amplificadores lineales, interruptores lógicos, traductores de nivel o interruptores de potencia .
Este es un ejemplo de un circuito de compuerta NMOS NAND "en modo de agotamiento" que encontré en la Wikipedia (alemana):
El transistor superior se usa en modo de agotamiento para proporcionar una carga que se aproxima a una fuente de corriente y equilibra los tiempos de subida y bajada. Debido a los voltajes umbrales más altos de la tecnología MOS temprana, es posible que haya sido necesario un suministro de 12 V para proporcionar una polarización adecuada para la compuerta de la resistencia de carga. El suministro de -5 V podría haberse utilizado para desviar las puertas traseras (o nodos de sustrato) de todos los FET para obtenerlos en el régimen operativo deseado.
Estoy convirtiendo esto en una respuesta de Wiki porque parte de lo que he dicho es una especulación en lugar de hechos concretos y estoy seguro de que alguien aquí puede mejorar o corregirme.
Diseñé para la tecnología NMOS de 12 voltios hace algunos años. Utiliza transistores de canal n saturados para los pull-ups. Según lo descrito por un colaborador anterior (enumere el artículo # 2 en esta respuesta ), esto limita el voltaje de salida a un Vt más bajo que el VDD. El suministro de 5 voltios se utiliza para la interfaz con TTL. El suministro de -5V se utiliza para desviar el sustrato y llevar el Vt a un valor útil. Sin el voltaje de polarización, el Vt es aproximadamente 0V.
La respuesta corta es que debe estudiar el diseño del circuito de un dispositivo adecuado para ver el diseño y, a partir de esto, puede averiguar por qué.
Mi intuición es que el diseño requiere una interfaz con 5v TTL, pero el dispositivo en sí no funciona a este voltaje, exactamente como funciona, requiere un ejemplo adecuado para estudiar.
Es más fácil decirlo que hacerlo, ya que puedo encontrar muy pocos detalles en la web.
Lo que encontré fue una gran cantidad de información sobre el 8008, que precede al 8080 por un par de años, esta información incluye ... un esquema parcial, que puede encontrar aquí.
Eche un vistazo a la página 29 y 30 (estos son los números de página del pdf, no el manual escaneado a mano) e incluso la página 5 si desea ver cómo está construido físicamente.
Puedes encontrar más información aquí.
No espero ninguna recompensa por esto, ya que no he respondido directamente a la pregunta, pero espero que te indique el camino correcto.
Lea otras preguntas en las etiquetas voltage history digital-logic nmos pmos