Actualmente estoy aprendiendo lógica digital y el libro de texto que estoy usando menciona brevemente acerca de dos decodificadores. Entiendo cómo funciona un decodificador de un solo uso, y el libro de texto da un ejemplo de un decodificador de 4 a 16. Sin embargo, ¿cómo funcionaría algo como un decodificador de dos a cuatro de 4 a 5? ¿Qué representan cada uno de los 5 bits en este caso?
Espero que el decodificador te dé cinco salidas, dos de las cuales están activadas. Una mesa posible:
I1 I2 I3 I4 O1 O2 O3 O4 O5
0 0 0 0 1 1 0 0 0
0 0 0 1 1 0 1 0 0
0 0 1 0 0 1 1 0 0
0 0 1 1 1 0 0 1 0
0 1 0 0 0 1 0 1 0
0 1 0 1 0 0 1 1 0
0 1 1 0 1 0 0 0 1
0 1 1 1 0 1 0 0 1
1 0 0 0 0 0 1 0 1
1 0 0 1 0 0 0 1 1
Como ve, hay algunos estados indefinidos, porque solo hay \ $ \ binom {2} {5} = 10 \ $ combinaciones con exactamente dos salidas activas.
Otra posible implementación podría ser:
I1 I2 I3 I4 O1 O2 O3 O4 O5
0 0 0 1 0 0 0 1 1
0 0 1 0 0 0 1 0 1
0 0 1 1 0 0 1 1 0
0 1 0 0 0 1 0 0 1
0 1 0 1 0 1 0 1 0
0 1 1 0 0 1 1 0 0
1 0 0 0 1 0 0 0 1
1 0 0 1 1 0 0 1 0
1 0 1 0 1 0 1 0 0
1 1 0 0 1 1 0 0 0
Aquí, las salidas 1-4 se toman directamente de las entradas, y la quinta salida está activa exactamente cuando solo una de las otras.
Por lo general, existe un pequeño incentivo para construir un decodificador de dos a cinco de 4 a 5, porque solo se guarda un bit, por lo que está reservado para casos de esquina muy especiales en los que está corto un pin de E / S en algún lugar y no se puede multiplexar otros tampoco.
Lea otras preguntas en las etiquetas digital-logic decoder