El esquema de un flip-flop SR es el siguiente:
La ecuación para la salida es:
$$ Q ^ {t + dt} = (S + \ bar {R} Q) ^ {t} $$
Lo que no entiendo es que como la salida \ $ Q \ $ se da nuevamente como entrada y lo mismo sucede con \ $ \ bar {Q} \ $, ¿no crea esto una condición de carrera?
En el inicio, hay una condición de carrera entre Q y Q 'que se establece. Además, si tanto S como R se activan simultáneamente, hay una condición de carrera y un estado no válido. Sin embargo, en el funcionamiento normal, una condición de carrera es bastante rara.
El caso en el que podría haber una condición de carrera durante el funcionamiento normal (solo S o R está activo a la vez) es cuando el borde activo S o R no se mantiene lo suficientemente largo (se viola el ancho de pulso mínimo) para las salidas Q y Q 'para resolver correctamente. En este caso, habrá una carrera entre el Q / Q 'que se está propagando a través del bucle de retroalimentación para estabilizar el sistema, y el borde inactivo de S o R (lo que haya provocado el cambio).
Lea otras preguntas en las etiquetas memory digital-logic flipflop latch