¿Cuál es la relación entre el margen de ruido y la impedancia en un circuito CMOS?

Este MOSFET típico tiene como objetivo demostrar las características similares a la lógica de la familia 74HCxx con un Pch complementario que es inverso, de manera que las admitancias se agregan para definir el Zout, donde el valor nominal de 4.5 V es cercano a los 50 ohmios. y en Vcc / 2 es ligeramente superior.

• Por lo tanto, existe un amplio margen, pero está bien controlado para evitar el disparo.

• También cuando se desvía automáticamente cuando Vout = Vcc / 2 sin entrada como un amplificador lineal acoplado, el consumo de energía no es excesivo.

• Esto ignora la estructura del PNPN del sustrato que causa el bloqueo si Vin se sale del riel de suministro en 0.6V pero se sujeta internamente por diodos ESD de 2 etapas con 10k en serie limitada a 5mA por ESR diodo, que he documentado en esto sitio.

• Históricamente, este diseño estándar ha migrado de 300 ~ 1kOhm para la serie CD4xxx utilizada de 15V-3V y luego para 3V logic 74ALCxx, Zout es 22 ~ 33 Ohms @ 25'C.
  • Esto puede ser examinado por Vol / Iol o (Vcc-Voh) / Ioh en varios valores de Vcc para que sea consistente en la mayoría de los dispositivos lógicos de la misma familia y todos los proveedores
  • por ejemplo 74S, 74HC, 74AL, etc. y 50 familias CMOS diferentes, todas tienen Zouts similares que dependen de la especificación máxima de Vcc, pero con una litografía más pequeña y menores tiempos de aumento posibles con una capacidad de entrada más baja, mejora la velocidad de transición y un ruido similar. margen.
  • cuando el margen de ruido es inadecuado Schmitt Input NAND Se seleccionan puertas o inversores que tienen ~ 50% de histéresis de entrada