Modelando la inductancia en serie con el drenaje del seguidor de la fuente

¿Cómo puedo modelar el efecto de una inductancia (del orden de 1 µH) en el drenaje de un seguidor fuente?

El circuito en cuestión es una carga electrónica, conceptualmente esto (compensación, unidad de puerta, etc. no se muestra para mayor claridad):

Motivación

Estoyrefinandoeldiseñodescritoen esta pregunta anterior mía . Resulta que la estabilidad del circuito del amplificador operacional es muy sensible a la inductancia entre la fuente de energía bajo prueba y la carga, típicamente introducida por los cables utilizados para conectar los dos.

Según lo que agrega \ $ L_ {src} \ $ a la simulación de LTspice a la ganancia de bucle, parece que la inductancia interactúa con la capacitancia neta de fuente-drenaje del MOSFET para formar un circuito LRC que agrega un par de polos en torno a 1-2 MHz. La posición del polo doble se mueve según el MOSFET y el valor de L utilizados, pero su posición también depende de las condiciones de operación porque la capacitancia del MOSFET cambia significativamente con \ $ V_ {DS} \ $ (inferior \ $ V_ {DS} \ $ = > mayor capacitancia).

En cualquier caso, me gustaría derivar una expresión simbólica que caracteriza esta rama vertical del circuito desde Load_IN + a través del MOSFET hasta el suelo, de manera que también tenga expresiones simbólicas para los polos (y tal vez cualquier cero) en términos de L, C y R. Así que quizás algo de la forma:

$$ A \ frac {\ tau_z s + 1} {s ^ 2 + 2 \ zeta s + \ omega_0 ^ 2} $$

Lo que estoy pensando hasta ahora

Estoy pensando que el primer paso es elegir el circuito equivalente correcto, que es donde encuentro el primer dilema.

Los modelos de pequeña señal que he encontrado usan una fuente de corriente controlada por voltaje; Esta es la forma más simple, descuidando todas las capacidades y algunos otros detalles. El que terminaría usando incluiría al menos las capacidades parásitas del MOSFET:

Mi enigma es una renuencia a colocar un inductor en serie con una fuente de corriente ideal, que en el caso ideal hace que aparezca un voltaje infinito a través del inductor en un cambio de corriente escalonada.

Así que estoy pensando que hay dos formas posibles de hacerlo:

1. Reemplace la fuente de corriente controlada por voltaje (VCCS) con una resistencia controlada por voltaje.

2. Dejándolo como está, la fuente de corriente extraerá la corriente de las capacitancias MOSFET durante las transiciones actuales, suavizando la forma de onda \ $ di / dt \ $. Además, mientras las transiciones no sean súper rápidas, la tensión inducida \ $ di / dt \ $ a través del inductor seguirá siendo lo suficientemente baja para mantener el MOSFET en su región de saturación, y la fuente actual será un modelo fiel.

   Solo haciendo algunos cálculos en miniatura, el e-load debe proporcionar un rebasamiento cero (por ejemplo, \ $ \ zeta = 0.5 \ $) 0 - 5 Un paso actual hasta al menos una fuente de 3 V (para probar suministros de 3.3 V ) y 1.5 sería mejor. Y, estaba pensando en un tiempo de subida fijo de aproximadamente 1 µs (es decir, no en la velocidad de giro ajustable). Para una inductancia en serie de 1 µH, parece que significaría un \ $ di / dt \ $ de 5 A / µs, produciendo 5 V a través de \ $ L_ {src} \ $ que sería mayor que la tensión de alimentación DUT. Así que eso me lleva a la siguiente opción:

3. Necesito dos análisis, uno para el caso habitual de, por ejemplo, \ $ V_ {supply} > 10V \ $ y otro para bajos voltajes.

¿Puede alguien con más experiencia con este tipo de cosas ayudarme a dar el siguiente paso?