Me gustaría preguntar si la siguiente oración es correcta. Lo encontré cuando estaba leyendo un artículo.
"Los transistores PMOS tienen un menor ruido de parpadeo que los transistores nMOS de tamaño similar en la mayoría de los procesos CMOS".
Estoy un poco confundido por qué los transistores PMOS tienen un menor ruido de parpadeo. No encontré una buena explicación para esto.
La respuesta está en el tiempo medio entre colisiones y esto se basa en la movilidad. Cualquiera que sea el dispositivo que tenga una movilidad más alta, \ $ \ mu \ $, tendrá colisiones más altas porque tendrá una mayor probabilidad de tener una colisión. Este generalmente significa que los nFET tienen colisiones más altas y, por lo tanto, un ruido de parpadeo más alto, pero en canales sin dopaje, verás movilidades similares. Tengo aletas de 10 nm en mi banco que muestran una mayor \ $ \ mu_p \ $.
Debido al movimiento browniano, tienes movimiento cada vez que tienes calor, y al omitir un montón de física, terminas con la velocidad neta promedio para que la deriva sea \ $ v_ {dn} = - \ mu_nE \ $ y \ $ v_ {dp} = \ mu_pE \ $ respectivamente. La movilidad \ $ \ mu_x \ $ tiene el término "tiempo libre medio entre colisiones" de \ $ \ tau_c \ $, como \ $ \ mu_ {n, p} = \ frac {q \ tau_c} {2m_ {n, p }} \ $.
Una vez que calcules \ $ \ tau_c \ $, lo que esto te dice es que para un campo, \ $ E \ $, para dispositivos similares tendrás más colisiones solo debido a una mayor movilidad. Para calcular realmente \ $ \ tau_c \ $, deberá sacar un libro de física del dispositivo y observar la densidad de estados a una temperatura en condiciones de campo. Esta es una de esas cosas que simplemente medimos empíricamente. La matemática dice que es proporcional a \ $ T ^ {\ frac {1} {2}} \ $, pero en el banco se ve \ $ T ^ {\ frac {3} {2}} \ $ a medida que cambia su canal.
Lea otras preguntas en las etiquetas noise mosfet low-noise-amplifier