Tengo pocas dudas sobre la arquitectura de bus AMBA y sus relojes
Estoy trabajando en Propriety SOC con documentos no detallados, el SOC se basa en ARM9 Architecture, que tiene periféricos conectados a través de AMBA2.0
Cada Periférico (digamos UART) necesita un reloj que se entrega después de realizar el preescalado y el escalado posterior a través de PLL y se alimenta al periférico respectivo, por lo que tenemos claro que necesitamos un reloj para que funcione un periférico
Dado que estos periféricos están conectados a través de un bus APB, cada uno tiene una entrada PCLK que está conectada al núcleo a través de la matriz
Ahora, mi duda es cómo APB master (el núcleo del brazo) está manejando el PCLK mientras que se generó a partir de un bloque separado. El generador de reloj APB, ¿PCLK es generado por el esclavo en contrario? ¿Funciona el periférico con PCLK?
si es posible, sugiéreme algunas referencias sobre AMBA en SOC basado en brazo