Estoy leyendo sobre el PHY Ethernet de 10Gb / s para FPGA de Altera (hoja de datos aquí ) . Me impresionó saber que, a nivel de hardware, los 10Gb / s se realizan en serie .
ingenuamente, creo que para hacer 10Gb / s en serie, uno necesita un reloj de 10GHz. Sin embargo, 10 GHz parece extremadamente alto para un reloj, y la hoja de datos no especifica un reloj de 10 GHz en ninguna parte.
¿Cómo se realiza la comunicación serial de 10Gb / s? ¿Qué relojes impulsan tales transferencias?
En las partes de Altera, proporciona un reloj base de referencia como 156.25Mhz. Luego, la sección del transceptor tiene un PLL que eleva la frecuencia a la mitad de la velocidad. Así que serán 5 Ghz para el enlace de 10Gb / s. O podría ser menor si, en lugar de tener un enlace de 10 Gb / s, divídalo en 4 carriles como lo hacemos para la interfaz XAUI. Ese reloj y los datos paralelos se introducen en el serializador y salen datos en serie de 10 Gb / s. Eso es lo esencial de todos modos. Puede leer más sobre cómo funcionan los transceptores Altera aquí .
Aquí hay un recorte de su documentación.
Lea otras preguntas en las etiquetas ethernet serial clock-speed