Tengo dos chips que se comunican entre sí utilizando 1.8v CMOS I / O (1Mbs UART). Un chip se encuentra en el plano de tierra normal de 0v, pero el terreno de la segunda chip está en .7v (por lo que su E / S funciona a 2.5v para alto y .7v para bajo con referencia al suelo de 0v del primer chip).
Estoy intentando descubrir la mejor manera de traducir estos niveles lógicos para que la E / S funcione correctamente entre ellos. Una opción es simplemente conectarlos sin cambio de nivel, en cuyo caso el primer chip vería 2.5v en lugar de 1.8v para alto (debería ser capaz de tolerar), y .7v para bajo en lugar de 0v (lo que Probablemente no sea confiable para la lógica baja de 1.8v, que está alrededor de .45v para estar seguro).
Otra opción es usar algo como TXS0102, con su base referenciada a 0v. Dos preguntas con esto, la señal baja de .7v del Chip 2 se enviará a la entrada del TXS0102, pero ¿será lo suficientemente baja como para activar una salida de 0v para el chip 1? Segundo, cuando el chip 1 está enviando una señal baja al chip 2, ya que se reducirá a 0v el chip 2 lo verá como -.7v. ¿Esto causará problemas con la compuerta lógica a lo largo del tiempo si su compuerta lógica sigue viendo un voltaje negativo para bajo?
¿Estoy exagerando esto? ¿Existe una forma más sencilla de hacerlo con los divisores de voltaje para la lógica lenta de 1Mbs?
