¿Por qué los MOSFET de cuatro terminales discretos son tan difíciles de encontrar?

Aunque los FET en un chip monolítico son simétricos, muchos FET discretos tienen una estructura muy diferente que trata de maximizar el área de superficie utilizable, así como la conectividad de fuente / drenaje. La conexión de sustrato a granel en un transistor o chip tiene una excelente capacidad de manejo de la corriente, y si uno estuviera diseñando un chip NMOS LSI en el que cada transistor individual necesita tener su fuente o drenaje conectado a un punto común, el rendimiento probablemente se optimice al tener El sustrato sirve como fuente o drenaje para todos los transistores. Sin embargo, la mayoría de los chips utilizan la conexión en masa como una base común, desperdiciando sus capacidades de manejo de la corriente, pero permitiendo que las conexiones de fuente y drenaje de cada transistor sean independientes.

Un MOSFET típico "discreto" de hecho no será un transistor, sino docenas o cientos de transistores en paralelo. Debido a que se supone que todos los transistores tienen sus drenajes unidos, el uso del sustrato como drenaje no causará los mismos problemas de diseño que en un chip LSI. Dado que el sustrato puede estar muy bien conectado a un terminal exterior, este diseño mejorará la conductividad del drenaje y también eliminará la necesidad de usar metal del lado superior para la conexión del drenaje, permitiendo así el uso de más metal para conectar las fuentes. . Desafortunadamente, si los transistores están dispuestos de modo que todas sus fuentes formen una "malla" (buena para la conectividad), dejarán sus bases como islas aisladas. Si bien sería posible ejecutar pistas metálicas para conectar todas las bases, hacerlo requeriría subdividir el metal conectado a la fuente en muchas tiras (rendimiento degradante) o agregar una capa metálica adicional y una capa aislante adicional (costo significativamente mayor) . Ya que cada sección de la base tiene la capa de metal para la conexión de la fuente que se encuentra directamente sobre ella, es mucho más fácil tener las bases y las fuentes conectadas a ella.

"¿Los MOSFET de 4 terminales discretos simplemente no son tan útiles?"

Algunos usos potenciales incluyen la traducción a nivel lógico y la protección IC. El cuarto pin cambia el efecto del diodo intrínseco del cuerpo de uno que corta la salida a la entrada (o viceversa) haciendo que el circuito sea asimétrico, a un diodo polarizado para señales de voltaje positivo. Si observa la hoja de datos de un Phillips GTL2000, encontrará que la cuarta terminal dentro del IC está simbólicamente unida a tierra como lo es en la construcción física. Si desea duplicar eso con dispositivos discretos, necesita que el cuarto terminal esté separado. Esto le permite hacer el mismo tipo de traducción y protección sin el voltaje máximo absoluto altamente restrictivo, así como cambiar otros parámetros como la corriente máxima, RDS activado, etc. de ese dispositivo. El GTL2000 tiene 23 FET (22 para datos, uno para un truco de polarización inteligente) conectado con las fuentes y drenajes, cada uno llevado a pines separados, las conexiones del cuerpo todas en el mismo pin (tierra) y todas las conexiones de la puerta atado y sacado a un solo pin que estará atado al voltaje que produce el voltaje de sujeción deseado. Otros circuitos integrados que se usan de manera similar tienen especificaciones limitadas similares, excepto una de máxima que permite voltajes más altos pero tiene dos fets en serie (con RDSon más alto para voltaje positivo y negativo) y requiere un voltaje de polarización negativo o el límite de sujeción inferior excluirá un nivel lógico 0. Como resultado, si desea una abrazadera de nivel lógico bidireccional y un protector de entrada que proteja a un dispositivo de conexiones accidentales a 13.8 V, debe rodar el suyo. Alguien ya ha mencionado la aplicación de conmutador analógico mosfet, que podría ampliarse para cubrir una variedad de aplicaciones discretas. Y en algunos casos, las clavijas de la fuente y las lengüetas del cuerpo separadas podrían permitir que los transistores laterales y flotantes del sumidero de calor hacia el plano de tierra de la PCB sin un aislante y los dispositivos de montaje en superficie pudieran soldarse al plano de tierra. Pero esto podría no proporcionar los beneficios deseados debido a mayores resistencias internas.

Dado que la mayoría de los ingenieros probablemente nunca han tenido un dispositivo de 4 terminales en sus manos, hay muchas aplicaciones inteligentes que podrían no haberse visto limitadas por el suministro.

Esto es así porque si opera un MOSFET como se hace normalmente (polarización inversa del diodo del cuerpo), no hay diferencia si el Bulk está conectado a la Fuente o a un voltaje aún más negativo (canal N) respectivamente más positivo (canal P) que la Fuente.

Si desea construir sus propias puertas lógicas, puertas de transmisión, etc. con MOSFET de canal N y P, el CMOS-IC 4007 es probablemente lo que está buscando, aunque no todos los 6 MOSFET incluidos pueden ser conectado completamente al azar (un par de canales P / N está configurado como inversor, un par está parcialmente conectado a V + y GND; solo un par está completamente libre).

Aquí hay ejemplos .

Es probable que los fabricantes no quieran usar un paquete más caro (4 pines frente a 3) para un modo operativo que tenga un rendimiento reducido (efecto de puerta trasera) que muy pocas personas usarán.

Cuestiono incluso la validez de preocuparme por este detalle cuando cualquier transistor discreto está tan alejado del rendimiento de un transistor en chip que hace que cualquier comparación de rendimiento sea discutible. Simplemente llámelo una cosa más para agregar a la lista de diferencias y utilícelo como una experiencia de aprendizaje.

no hay diferencia si el Bulk está conectado a la Fuente oa un voltaje ... "no es del todo cierto. Existe el efecto backgate backgate en el que el bulk modula el canal desde la parte posterior. Es la razón por la que Los NMOS en un sustrato P utilizado en un seguidor de emisores siempre le dan una ganancia de 0,8 en lugar de 1.0. - marcador de posición del 4 al 14 de noviembre a las 15:33

@placeholder: Ok, digamos que en la mayoría de las aplicaciones no hay diferencia ... (como dije "normalmente"). - Cuajada del 4 de noviembre de 2014 a las 15:42

@placeholder: Supongo que te refieres a fuente seguidor (en lugar de emisor seguidor) - Cuajada del 4 de noviembre de 2014 a las 15:45

Sí, fuente no emisor ... Y en todos los casos se manifiesta y es notable. Tan normal es cuando el efecto corporal está presente. Solo los transistores FD-SOI no tienen este efecto (pero tienen otros problemas): marcador de posición 4 de noviembre de 14 a 15:49

... pero no en todos los casos importa en absoluto; como en los ejemplos que vinculé y para los fines puedo asumir que el OP lo usará. - Cuajada del 4 de noviembre de 2014 a las 15:57

Ustedes lo están extrañando. Claro que hay una diferencia de rendimiento debido al efecto del cuerpo. Pero funcionalmente hablando, el sustrato debe ser el voltaje más negativo en el circuito para NMOS y el voltaje más positivo en el circuito para PMOS. De lo contrario, la unión PN entre la fuente y el sustrato o el drenaje del voltaje del sustrato puede convertirse en una unión PN polarizada hacia adelante y ya no tendrá un FET en funcionamiento.

Y si atas el cuerpo a la fuente y quieres usar el NFET, por ejemplo, para un interruptor de muestreo, ¿y si el voltaje de drenaje es menor que el voltaje de la fuente? OOPS? Cuando el cuerpo está conectado a la fuente, no puede permitir que la tensión de drenaje caiga por debajo de la fuente. O su adiós FET y hola diodo.