Respuesta corta: mire Análisis y Diseño de MOSFET Tri-Gate con
Puerta de alto dieléctrico :
En cualquier transistor normal, la corriente de drenaje a fuente se define mediante la ecuación:
$$
I_ {DS} = \ left (\ frac {W} {L} \ right) \ left (\ frac {\ mu C_ {ox}} {2} \ right)
\ left [2 (V_ {GS} - V_ {T}) V_ {DS} - {V_ {DS}} ^ 2 \ right]
$$
El drenaje a la corriente de la fuente en el transistor de tres puertas es proporcional a \ $ \ dfrac {W + 2H} {L} \ $ ratio. Aquí H es el ancho del transistor y la corriente de drenaje a la fuente viene dada por
ecuación:
$$
I_ {DS} = \ left (\ frac {W + 2H} {L} \ right) \ left (\ frac {\ mu C_ {ox}} {2} \ right)
\ left [2 (V_ {GS} - V_ {T}) V_ {DS} - {V_ {DS}} ^ 2 \ right]
$$
El motivo de los transistores 3D, que se están estudiando bajo diferentes formas, es aumentar la interfaz entre la Puerta y el canal, sin aumentar el tamaño de la puerta.
La puerta es el terminal que activa y desactiva el transistor, y actúa como una capacitancia donde la carga se almacena haciendo que el canal sea conductor. Cuando la compuerta está cargada, crea una capa de inversión entre la Fuente y el Drenaje, donde los electrones pueden fluir. Esta capa, sin embargo, es un área superficial (se podría decir planar), porque decae exponencialmente con la distancia desde la puerta.
Dado que la conductividad es proporcional a la sección transversal, y dada la profundidad del canal (determinada por el voltaje de la puerta), los diseñadores solo pueden trabajar en el ancho del canal, que es aproximadamente el mismo del ancho de la puerta.
Un parámetro común utilizado para evaluar el problema es la constante de tiempo RC: en la tecnología CMOS, una compuerta (lógica) con resistencia de salida R tiene que cambiar la siguiente que tiene capacidad de entrada C, para que esto sea más rápido, el RC El producto tiene que ser pequeño. Como dijimos, puedes reducir a la mitad R duplicando el ancho del canal, pero al hacer esto también doblas C, y la puerta anterior tardará el doble de tiempo en voltearlo.
Con 3D Gate, básicamente "ganas" una dimensión para el canal, y puedes ajustar H y W para aumentar la conductividad del canal sin escalar proporcionalmente la capacidad de la puerta. Otra ventaja es que no aumenta el área del transistor, que es un factor importante en el costo del dispositivo.
Estoy bastante seguro de que el dispositivo funciona de la misma manera (conceptual), solo con un mejor rendimiento (pero diría la misma fuga), pero no puedo proporcionarle los detalles técnicos, y creo que nadie puede hacerlo. , porque debe ser una tecnología MUY protegida.
En Wiki hay más literatura sobre el tema. Y en las referencias, puede encontrar this , donde se indica:
¿Por qué es mejor el diseño 3D?
esta miniaturización continua tiene un problema concomitante: a medida que la fuente y el drenaje del transistor se acercan y el canal se vuelve más pequeño, se vuelve más difícil para la puerta controlar la formación de la capa de inversión. En pocas palabras, la distinción entre "apagado" y "encendido" se vuelve más borrosa.
Tener una estructura 3D resuelve este problema. Debido a que está en contacto con tres lados del canal, la puerta tiene un control mucho mayor sobre la capa de inversión. Esto significa que los estados de encendido y apagado son más distintos incluso cuando el transistor está reducido.
¿Inventó Intel el transistor 3D?
El diseño de Tri-Gate es esencialmente una variante de una estructura 3D 'FinFET' desarrollada a fines de la década de 1990 por Chenming Hu y sus colegas de la Universidad de California, Berkeley. Otros fabricantes de chips como IBM, Samsung y TSMC están trabajando en diseños 3D, pero no se espera que los pongan en producción hasta al menos la próxima generación de miniaturización, después de 22 nanómetros.