Una forma en que este tipo de comportamiento pico / valle puede ocurrir con el rendimiento de la DRAM: hay varios parámetros de velocidad interrelacionados que deben cumplirse.
Una es la velocidad de bus simple que está ajustando: a medida que la aumenta, la transferencia de datos a / desde DRAM se hace más rápida.
Otro es el tiempo de acceso interno entre la matriz de memoria 2-D y un búfer que contiene una sola fila de valores (Tiempo de acceso de fila). Generalmente, después de obtener una fila, hacemos muchos accesos en esa fila (los píxeles adyacentes comparten la fila), por lo que esto tiene un efecto relativamente pequeño.
Otro es el retraso entre solicitar un valor particular de esa fila (es decir, en una dirección de columna particular) y que el valor esté disponible en los pines de salida (Tiempo de acceso a la columna).
Ahora el problema viene porque el tiempo de acceso a la columna que necesitamos es un valor fijo (por ejemplo, 20ns) pero la velocidad del bus es variable. Pero las partes internas generalmente no pueden trabajar en fracciones de un ciclo de reloj, por lo que el tiempo de acceso a la columna se expresa en realidad como un número entero de ciclos de bus; la hoja de datos puede llamar a esta latencia CAS o CL.
Ahora, si CL = 7 ciclos a 1375 MHz pero luego aumenta un poco la velocidad del bus, CL debe aumentar a 8 ciclos para cumplir con el tiempo de acceso a la columna, por lo que los accesos a la memoria disminuyen y el rendimiento real disminuye. Aumente la velocidad del bus y el rendimiento vuelve a aumentar, hasta que finalmente 8 ciclos de bus sean demasiado cortos para el tiempo de acceso a la columna, y CL se deba aumentar a 9 ciclos.
Estos no son números exactos; tendría que encontrarlos en las hojas de datos de la memoria que se encuentra en la tarjeta gráfica.
EDITAR: jugando con una hoja de cálculo:
Observaste el mayor rendimiento a 1375 MHz y 1650 MHz.
Estas frecuencias pasaron a estar separadas por 275 MHz.
Casualmente (¡no!) son 5 * 275 MHz y 6 * 275 MHz.
Por lo tanto, sus observaciones son consistentes con un tiempo de acceso a la columna de 1 / 275MHz y CL = 5 para frecuencias de hasta 1375 MHz, y CL = 6 entre 1376 y 1650 MHz.
Probablemente pueda encontrar un pico de rendimiento similar (¡y chips de funcionamiento más frescos!) a 1100 MHz y CL = 4.