no estoy seguro de cómo dibujar los esquemas de nandgate para la visualización de mi segmento

No estabas tan lejos de la respuesta. Lo primero es aislar cada salida (segmento BCD, que se llamará a, b, c, d, e, f, g) de las entradas (bits BCD, que denominaré ABCD)

entonces: A = 2⁰; B = 2¹; C = 2²; D = 2³ y abcdefg de límite inferior serán líneas en su pantalla de 7 segmentos.

No tengo un escáner a mano, pero aquí iría el primer mapa de Karnaugh:

PARA el segmento 'a': (Esto es de su tabla de representación BCD)

• El segmento a está activado para ABCD = '0000' = > 1
• El segmento a está desactivado para ABCD = '0001' = > 0
• El segmento a está activado para ABCD = '0010' = > 1
• El segmento a está activado para ABCD = '0011' = > 1

(Entonces, tienes esa parte casi correcta, a excepción de los 7 y 9 dígitos BCD)

   \AB| 00 | 01 | 11 | 10
 CD  \---------------------
 00   |  1 |  0 |  X |  1
 01   |  0 |  1 |  X |  1
 11   |  1 |  1 |  X |  X
 10   |  1 |  1 |  X |  X
 ------------------------

Repita esta tabla para cada segmento de la pantalla de 7 segmentos, que debe producir 7 mapas de Karnaugh diferentes.

Ahora, necesitas la ecuación del mapa. Para el segmento a. Personalmente, inicialmente prefiero la ecuación de SOP (Suma de producto) (considere! X = no (x) y! Xy = no (x) + y):

• Puedes hacer un grupo de 2x4 a partir de las dos líneas inferiores (A = X; B = X; C = 1; D = X = > C)
• Puedes hacer un grupo con la esquina superior derecha (A = 1; B = X; C = 0; D = X = > A! C)
• Podría colocar una compuerta XOR para el resto, pero como necesita NANDgates, prefiera solo las construcciones AND / OR, incluso si la compuerta XOR se puede emular con NAND:! A! B! C! D; ! AB! CD

a = C + A! C +! A! B! C! D +! AB! CD

Construyes tales ecuaciones para cada tabla. Cuando haya terminado, puede usar el álgebra booleana para realizar un reordenamiento con el fin de optimizar el bloque redundante (conjuntos comunes entre cada mapa)

Finalmente, para dibujar el circuito, necesitas convertir cada término de la ecuación usando el circuito equivalente de puertas NAND. Puede usar esta simple referencia lógica de puertas NAND de Wikipedia .

Para el circuito 'a', produciría:

^{simular este circuito : esquema creado usando CircuitLab}

Bueno, podrías hacer ese tipo de esquema para los 7 segmentos y combinar partes redundantes del circuito para obtener el circuito optimizado final. Como puede ver, algunas puertas también podrían ser eliminadas (no puertas, a saber), pero no lo he hecho por dos razones:

• propósito educativo
• Para poder mencionar que en un circuito digital que transmite datos de tiempo crítico, usted intentará asegurarse de que toda la ruta de la señal transmita la señal con un retardo de tiempo casi igual (insertar búferes y NOTs no requeridos) para que coincida con esa especificación , de modo que las entradas de FPGA que activan el borde (por ejemplo) no se dispararán "al azar" mientras su señal se propaga a lo largo de su circuito.