Entonces, la hoja de datos dice que los registros no se pueden escribir a menos que el chip esté en espera, sin embargo, esto parece sugerir que el chip debe sacarse del modo RX para leer un paquete y borrar las marcas de RX.
Esto parece un poco extraño ya que el lado TX del chip puede enviar hasta tres paquetes de forma consecutiva. Si un chip transmite tres paquetes a la vez y el receptor comienza a procesarse después del primero, los otros dos se perderán, ya que el receptor no estará en modo RX cuando lleguen los dos siguientes.
¿La hoja de datos es demasiado prescriptiva en este punto? ¿Es posible drenar los RX FIFO mientras se mantiene en modo RX? ¿Alguna experiencia práctica?