Xilinx desarrolló una forma de combinar varios troqueles en un solo paquete utilizando un intercalador de silicona (no sé si en realidad son los primeros en hacer esto). De esta manera, logran enormes anchos de banda entre las matrices individuales, mucho más de lo que sería posible si las señales tuvieran que pasar por los pines IO (para más detalles, consulte here o consulte whitepaper ).
Ahora, ¿por qué Intel, por ejemplo, no utiliza una técnica similar para combinar la CPU y la RAM en un paquete? Esto permitiría un ancho de banda de memoria mucho mayor, entre otros beneficios (latencia ligeramente inferior, menor disipación de energía, menos pines de E / S de paquetes, menos rutas de señal en la placa principal).
Claro, hay algunos inconvenientes (los chips DRAM deberían apilarse, la cantidad de RAM es fija, se necesita un dado de interposición adicional (aunque esto puede fabricarse en un nodo de proceso más antiguo y más barato)), pero considerando que el cuello de botella en el ancho de banda de la memoria es un problema creciente para un número creciente de núcleos, esto debería valer la pena. ¿Qué me estoy perdiendo?
