Isla de tierra o isla VCC bajo IC

Dado que planea tener los dos circuitos integrados en la placa del circuito, no puede usar la técnica típica de colocar las tapas de derivación debajo de los circuitos integrados. Además, dado que los dos circuitos integrados son piezas con orejas de gaviota, el mejor enfoque es colocar los condensadores de derivación para cada chip justo al lado de los pines PWR / GND del IC, de modo que haya una conexión de cobre directa desde la tapa a las almohadillas IC. Luego, conecte cada pin PWR y GND con las vías hacia abajo en las capas internas VCC y GND.

Dado que el espacio debajo de los QFP-100 no será de gran utilidad para enrutar señales, puede organizar la mayoría de sus vías PWR y GND debajo de los circuitos integrados en lugar de fuera del perímetro del pin IC. Si hay algunas conexiones entre la MCU y la FPGA, puede usar parte del espacio debajo de los IC para interconectar la MCU con la FPGA. Le sugiero que complete estas conexiones en el diseño antes de comprometerse con la fijación FPGA final para optimizar el enrutamiento bajo cada IC. En cualquier caso, resistir fuertemente la tentación de cortar las capas PWR y GND para agregar señales de interconexión en esas capas, especialmente debajo de los dos circuitos integrados.

Como su MCU tiene un ADC, probablemente también tenga un par de pines VCCA y GNDA separados. Planee cuidadosamente cualquier circuito analógico para que el bypass y cualquier isla que cree para estos se encuentre fuera de la periferia de la MCU. Trate de que las tapas de derivación sean las mismas que las otras (cobre directamente desde las tapas a los pines IC). Luego puede colocar conexiones GND de un solo punto para este cobre analógico en el pin IC, posiblemente debajo del IC justo dentro del teclado IC, en el plano GND común.

Al planear un diseño pequeño como este, puede ser bueno también permitir flexibilidad en la selección del tamaño de los paquetes de condensadores de derivación. En algunos casos, puede ser útil seleccionar paquetes 0402 o 0201 debido a pines PWR / GND directamente adyacentes. En otros casos en los que puede haber pines de señal entre los pines de alimentación, seleccione un capacitor SMT más grande para salvar el espacio entre los pines PWR / GND y permitir el enrutamiento de las señales en el chip IC entre las almohadillas del capacitor.

Iría con las opciones de la opción 1 para todos, separar las vías sin compartir. Tu objetivo es minimizar la impedancia entre tus capas de poder y gnd, y tus pines y tus gorras. En las dos segundas opciones, suponiendo que no se dividan esas islas, todavía tendría una conexión de baja impedancia entre sus pines y tapas. Sin embargo, tiene la mitad de las vías de la solución uno, por lo que su impedancia total se duplicará.

Recuerde que desea mantener sus tapas y sus pines tan "eléctricamente" lo más cerca posible. Cuanto menor sea la impedancia entre la potencia y la tierra, menor será el voltaje de ondulación que verá.