Utilizando dos partes 74F189, implemente un circuito RAM de 16x8 bits.
Utilizando dos partes 74F189 y un decodificador, implemente el circuito RAM de 32x4 bits.
Utilizando cuatro partes y decodificador 74F189, implemente el circuito RAM de 32x8 bits.
No estoy seguro de por dónde empezar con el decodificador. El circuito es lo suficientemente simple como para evitar el uso de uno y, en cambio, el uso de un inversor, sin embargo, esta no es una solución aceptable.
El primer ejemplo a continuación muestra el caso 16x8. Se utilizan dos chips 74F189, cada uno de cuatro bits de ancho. Un chip almacena los cuatro bits más bajos de un byte, y el otro almacena los cuatro bits superiores. Dado que solo se abordan dieciséis ubicaciones, las cuatro líneas de dirección A0-A3 de cada chip son suficientes y no se necesita una descodificación adicional.
Elsegundocircuitodeejemploesparaelcasode32x4.Dadoqueelbusdedatostodavíatienecuatrobitsdeancho,lasentradas(D0-D3)estánparalelas,asícomolassalidas(O0-O3)decada74F189.
Paradirigirsea32ubicacionesenlugarde16,senecesitancincolíneasdedirecciónA0-A4enlugardecuatro.LosprimeroscuatroA0-A3estánparalelosjuntoscomolasotraslíneas.Laquintalíneadedirección(A4)seconvierteenlaseleccióndechipsparalosdoschips74F189.un0enlalíneaA4seleccionaelprimerchipyun1seleccionaelsegundo.
El último caso, 32x8 no se muestra, pero es simplemente una combinación de los dos circuitos anteriores. Se utilizan cuatro chips 74F189. Las entradas y salidas se configuran como en el caso 16x8, pero como hay cuatro chips, dos del chip manejan los cuatro bits más bajos y dos del chip manejan los cuatro bits superiores. Al igual que en el caso de 32x4, se utilizan cinco líneas de dirección. El cableado para la quinta línea de dirección es como ese circuito, excepto que el primer par de chips (bajo, alto) tiene sus líneas de selección de chip conectadas entre sí a la línea A4, y el segundo conjunto de chips (bajo, alto) tiene su selección de chip pines atados al inversor conectado a la línea A4.
El 74F189 es un chip de RAM de 16 * 4bits (¿aún se está fabricando?)
La ampliación de los buses es simplemente poner varios chips uno al lado del otro, el primero controla D [3: 0], el segundo D [7: 4], etc.
Para ampliar el tamaño, debe usar los bits de dirección adicionales (aquí, A [4] para 32 celdas, A [3: 0] está conectado directamente a la memoria) para seleccionar diferentes chips, usando el nombre apropiado "Chip Selecciona "señal".
Los decodificadores deben producir las señales de selección de chip para cada componente, utilizando el bit de dirección adicional [s] y la entrada de señal de selección de chip para su memoria multichip.
Aquí están los decodificadores 32X4 y 32X8 con 74LVC1G19:
Lea otras preguntas en las etiquetas ram