LTspice MOSFET ancho de barrido

1

Estoy intentando simular las características de transferencia de un inversor CMOS utilizando LTspice. Quiero barrer el ancho y la longitud del MOSFET y observar los efectos en los tiempos de subida y bajada del inversor CMOS. ¿Hay alguna forma de configurar un barrido de ancho y longitud MOSFET?

    
pregunta ironstein

1 respuesta

2

LTspice usa el comando .step para realizar hasta 3 barridos anidados, para hacer dos barridos anidados y agregar directivas como esta:

.step param width 1u 10u 1u      
.step param length 1u 10u 1u      

LTspice mide el tiempo de subida y el tiempo de caída:

 .MEAS TRAN tr1 WHEN V(out)=V(vdd)*0.1 RISE=1
 .MEAS TRAN tr2 WHEN V(out)=V(vdd)*0.9 RISE=1
 .MEAS TRAN tr PARAM (tr2-tr1)
 .MEAS TRAN tf1 WHEN V(out)=V(vdd)*0.9 FALL=1
 .MEAS TRAN tf2 WHEN V(out)=V(vdd)*0.1 FALL=1
 .MEAS TRAN tf PARAM (tf2-tf1)

Encontrará la salida de los comandos de medición en el registro (Ctrl-L).

Si está dibujando los transistores, es posible que tenga que envolver los parámetros en {}-paréntesis.

Si escribe la lista de redes usted mismo necesita una directiva .param, por ejemplo:

 .param width=1u length=1u
 Mnmos1 D G S B model w={width} l={length}

A continuación hay un ejemplo de trabajo:

Después de ejecutarlo, presione Ctrl-L o use el elemento de menú 'Registro de errores de especias' para ver los resultados de la medición. Para configuraciones de medidas más simples, no puede trazar los resultados haciendo clic derecho en la ventana 'Registro de errores de especias', pero no funcionó en este caso, por lo que necesita procesarlo en otro programa.

    
respondido por el HKOB

Lea otras preguntas en las etiquetas