¿Habrá problemas al mezclar los niveles lógicos derivados de los chips controlados por esos voltajes diferentes? Mi vista inicial es "no" debido a las caídas del diodo de sujeción de 300 mV, pero solo se verifican otras opiniones ...
¿Habrá problemas al mezclar los niveles lógicos derivados de los chips controlados por esos voltajes diferentes? Mi vista inicial es "no" debido a las caídas del diodo de sujeción de 300 mV, pero solo se verifican otras opiniones ...
No creo que eso sea un problema, solo asegúrese de que el \ $ V_ {OH} \ $ de la parte de 3V sea más alto que el de \ $ V_ {IH} \ $ de la parte de 3.3V y el $ de la parte de 3.3V. V_ {OL} \ $ es más bajo que la parte de 3V \ $ V_ {IL} \ $, y si realmente eres paranoico, agrega una resistencia en la línea.
Lea otras preguntas en las etiquetas voltage digital-logic